Porky Pig schrieb:
Geheimwaffe? hat Nvidia doch schon, nennt sich NVcache...
Naja, wenn man sich die Informationen von NVCache ansieht, war AMD aber früher mit der Technik da und nannte sich bei Vega HBCC (High Bandwidth Cache Controller).
Beide - also NVCache als auch HBCC - übernehmen die Speicherverwaltung und binden den System-RAM ein und laden »Pages«/»Tiles« bei Bedarf in den VRAM und in die Caches.
Hinter Infinity Cache könnte aber mehr als HBCC oder eben NVCache stehen, wenn man sich die aktuellen Informationen und Gerüchte zu Gemüte führt.
Porky Pig schrieb:
der cache hat nichts mit dem Speicherinterface zu tun
Ja und Nein zu gleich. Kommt halt darauf an. Es gibt da ein paar Wechselwirkungen, die wir damals um Studium auch angesprochen hatten.
Gleich mehr, da passt ein anderes Zitat gerade gut rein:
BxBender schrieb:
Ich verspreche mir allerdings auch keinen großen Vorteil durch den kleinen Zusatzcache.
Kommt darauf an, ein passend dimensionierter Cache von den CU über die WGP bishin zur eigentlichen GPU und passende Strukturen der »Communikation« kann hier sehr wohl einen entsprechenden Vorteil bringen.
pipip schrieb:
Der Infinity Cache in dem Fall, kann also der L2 bzw L1 Cache beschreiben und am Ende ist es gar kein L3 Cache. Spannend. Gegen L3 Cache spricht angeblich die Latenzen, aber ich kann da auch nur das nachsagen, was ich gelesen habe.
Na ja, wenn man ehrlich ist, ist der Name hier etwas Makulatur. Geht man nach dem aktuellen Aufbau der RDNA, dann ist der L2-Cache von »GCN« aus zum L3-Cache »degradiert« worden. Jede CU hat bei RDNA einen »L0«-Cache für Daten und Instruktionen, darüber dann der L1-Cache der WGP und darüber dann der L2-Cache der gesamten GPU.
Ob man den Cache nun auf CU-Basis L0 nennt oder L1 ist auch eigentlich egal. Im Endeffekt heißt es hier jetzt mal warten, denn das Patent ist interessant, aber das alleine wird nur zum Teil die Bandbreite kompensieren können.
Vielleicht erleben wir jetzt ein »HBCC« auf GPU-Basis von Caches hin zum VRAM.