Notiz Infinity Cache: Geschützte Marke für AMDs potenzielle Geheimwaffe

[MrChronos]

@Shoryuken94

wir reden hier von BIG navi
also wird chipfläche in cm² und nicht mehr in mm² angeben
in dem fall 1,3cm²

1300mm2 sind aber 13 cm2

 

[Beteigeuze.]

@MrChronos
wir reden hier von BIG navi!
da ist alles möglich

 

[-Ps-Y-cO-]

Wie will man 1300mm² Kühlen?!?!?
Da kann der Takt nicht hoch sein!

So einen großen Chip gab es noch nie.

Reden wir lieber über Transistoren. Und da denke Ich wird AMD bei Big Navi auf 25Mrd Transistoren kommen @550mm².

(3090 hat 28,3Mrd @628mm²)
(VII 13,2Mrd@331mm² / 5700XT 10,3Mrd @251mm²)

 

[Faust2011]

Zuerst von AMD das Infinity Fabric, der u.a. Zen zum Durchbruch verholfen hat. Und jetzt kommt Infinity Cache bei den GPUs. Sehr schön. Vielleicht ist das auch Grundlage für die kommenden GPU-Architekturen, bei denen man mehrere Dies miteinander verbindet, so wie bei den Zen-CPUs.

Sozusagen ein SLI/Crossfire, nur direkt in der Hardware und ohne Treiberprobleme

 

[Teralios]

So einen großen Chip gab es noch nie.

Richtig, aber einen noch größeren: https://www.itmagazine.ch/artikel/70314/Der_groesste_Chip_der_Welt.html

 

[milliardo]

@MrChronos
wir reden hier von BIG navi!
da ist alles möglich

Ja sogar 1,3m², weil es ist BIG navi. BIIIIG!

 

[-Ps-Y-cO-]

@Teralios
ja aber das ist alles andere als Mainstream.
+ Überleg mal wie "Super" dort die Yield-Rate ist...

 

[Teralios]

Überleg mal wie "Super" dort die Yield-Rate ist...

Wenn man alles richtig wählt und genug Back-Up einplant? 100%

 

[-Ps-Y-cO-]

LOL...

 

[Inxession]

@Volker ...

könnte der Infinity Cache, damit zusammenhängen?

Aus unserem Forum kommt hierzu eine interessante These über ein Kombi-Speicherinterfaces, welches GDDR6 und HBM2 beherrscht und auch beides zusammen (auf den größeren RDNA2-Karten) nutzen soll. Was sich erst einmal "leicht" irrational anhört, wird zum einen durch diverse Treiber-Einträge gedeckt, welche speziell zum Navi-21-Chip sowohl Hinweise auf GDDR6- als auch HBM2-Speicher liefern – und zum anderen auch gut begründet, gerade in Bezug auf die übliche Sollbruchstellen von solcherart Thesen. Lesenswert hierzu sind die Foren-Postings No.1, No.2 und No.3, im groben soll es danach auf ein 256 Bit GDDR6-Interface sowie ein 1024 Bit HBM2e-Interface hinauslaufen, an welchem beiderseits 8 GB Speicher hängen. Beide Interface werden somit kombiniert und erreichen (auf hohem HBM2e-Takt) die doppelte Speicherbandbreite wie bei einem einfachen 256 Bit GDDR6-Interface – faktisch würde AMD sinngemäß wie mit einem 512 Bit GDDR6-Interface agieren, nur ohne dessen Platzbedarf.

Die zwei Speicherinterfaces und zwei Speichersorten hätten dann den Vorteil, dass man bei kleineren Lösungen variabel vorgehen kann: Im Mobile-Segment könnte man zugunsten des Stromverbrauchs nur das HBM2e-Interface nutzen, für Salvage-Lösungen im Desktop-Segment zugunsten des Preispunkts nur das GDDR6-Interface. Da beide Interfaces vergleichsweise klein bis maximal mittelgroß sind, spielt es dann auch keine Rolle, ob man das jeweils andere Interface bei diesen weiteren Verwendungsmöglichkeiten deaktiviert – vielmehr steigert dies sogar die Chip-Ausbeute, wenn man auch Chips mit Produktionsfehlern im Speicherinterface selber noch weiterverwenden kann. Der Mehraufwand würde somit primär im technologischen Bereich liegen, der Mehraufwand auf Trasnsitoren-Seite bleibt gering, da ja zumindest bei der Top-Ausführung beide Speicherinterfaces auch zusammen genutzt werden. So zumindest diese These, welche reichlich gewagt klingt, aber zumindest von der Technik-Seite her doch recht gut begründet wurde. Nichtsdestotrotz handelt es sich um eine These – ein reines Gedankenspiel, welches nur eine mögliche Auflösung darstellt, jedoch keineswegs durch irgendeinen Leak oder Gerücht substantiell fundiert wurde.

Quelle 3DCenter

... für mich liest sich das wie bömische Dörfer.

 

[incurable]

Stell Dir vor Du hast einen ASIC mit 1024 bit HBM interface und sollst die Bandbreite verdoppeln.

Dann kommst Du ins architecural review getippelt (oder gezoomt) und Deine Lösung ist ein zusätzliches 256 bit GDDR6 interface.

 

[Chismon]

Volker
... so ein Cache-re-design könnte aber auch die höheren Taktrate erklären. Also spannend. Wenn sowas kommt, dann war ja RDNA1 wirklich nur sowas wie Zen1 im Vergleich zu Zen2.

RDNA1 war ja von vorn herein nur als Zwiwchenschritt zwischen GCN und kompromissloser RDNA(2) Architektur eingeplant, ich hoffe nur, dass alte Spiele mit RDNA2 problemlos spielbar bleiben und da kein grosser (Kompatibilitaets-)Cut gemacht wird.

Ein moeglicher, neuer L3 Cache wurde ja auch schon von Red Gaming Tech in Aussicht gestellt, der zum Zeitpunkt des mittlerweile betagten Videos (vom 11. September) schon von einem Infinity Cache (kurz nach 12:15) redet, was schon relativ glaubwuerdig wirkt, auch wenn dort leider nicht aufgeschluesselt, wie es genau funktionieren soll (nur, dass ein 128 MB Cache fuer die kleinere Bandbreite des Speicherinterface eben kompensierend wirken soll und eben auch direkt mit den hoeheren Taktraten der GPUs zusammen haengen soll).

YouTube

An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.

YouTube-Embeds laden

Ich bin damit einverstanden, dass YouTube-Embeds geladen werden. Dabei können personen­bezogene Daten an YouTube übermittelt werden. Mehr dazu in der Datenschutzerklärung.

YouTube-Embeds laden

Datenschutzerklärung

Mit etwas Glueck bekommen wird ja uebermorgen schon einen Hinweis auf Infinity Cache (falls es denn auch unter gleichem Namen) in CPUs bei der neuen Zen 3 Vermeer Architektur zum tragen kommen sollte.

Viele Details zu RDNA2 erwarte ich zur Zen3 Vermeer Vorstellung nicht wirklich.

 

[Cruentatus]

"...im groben soll es danach auf ein 256 Bit GDDR6-Interface sowie ein 1024 Bit HBM2e-Interface hinauslaufen, an welchem beiderseits 8 GB Speicher hängen. Beide Interface werden somit kombiniert und erreichen (auf hohem HBM2e-Takt) die doppelte Speicherbandbreite wie bei einem einfachen 256 Bit GDDR6-Interface – faktisch würde AMD sinngemäß wie mit einem 512 Bit GDDR6-Interface agieren, nur ohne dessen Platzbedarf."

Na das ist ja mal spannend... das würde das kleine Speicher-Interface erklären. Klingt aber auch ziemlich wild... und so als ob es in bestimmten Situationen Limitierungen haben könnte. Mal sehen was da kommt.

Bei der Bezeichnung Cache hatte ich schon überlegt ob das auch helfen könnte den Speicherdurchsatz bei den APUs zu verbessern.

Viele Grüße

 

[Volker]

Irgendwie glaub ich das so aber nicht. Eine Kombination hat zu oft zu viele Nachteile und die Theorie wird von der Praxis meist deutlich weggewischt. Zudem sollte man meinen, AMD sei was HBM angeht ein stark gebranntes Kind, nach quasi 2 Flops in dem Bereich für Consumer-Karten. Raja Koduri ist es jedenfalls, hat er selbst mal zugegeben - aber der ist ja auch bei Intel jetzt und kann das sagen^^

 

[-Ps-Y-cO-]

NEC, Nvidia, Fujitsu, Intel und viele viele weitere Setzen auf HBM.
Ich persönlich bin alles andere als gebrandmarkt von HBM und Freue mich auf neue HBM GPUs (auch wenn diese vielleicht 50-150€ teurer sind)

Es ist einfach der Bessere Speicher in meinen Augen.

 

[DocWindows]

Na das ist ja mal spannend... das würde das kleine Speicher-Interface erklären. Klingt aber auch ziemlich wild... und so als ob es in bestimmten Situationen Limitierungen haben könnte. Mal sehen was da kommt.

Vor allen Dingen kling es A**chteuer. Davon sollte man sich als Consumer gleich verabschieden wenn man humane Preise erwartet. Oder AMD auch mal den ein oder anderen Euro Gewinn gönnt. Je nachdem.

 

[Ghostshield]

Also der Vollausbau der Ampere hat nur 40MB L2 und AMD kommt mit (laut Gerüchten) 128MB (L2 oder doch L3?)
Das ist schon auf 5120 shader vs 8192 shader (jetzt ja angeblich 16356) schon ein gewaltiger Unterschied.

 

[el osito]

Wann kommt Infinity Core Frequency natürlich mit Infinity Energy Efficiency? 😎

 

[Mcr-King]

Oder Infinity Cache ist ein zweites HyperMemory oder wie hieß das bei nVidia noch gleich? TurboCache...

Nein nich wirklich HyperMemory und NV Cache über den RAM gehen und der IF Cahe den umgeht. 😉

 

[Coeckchen]

Naja bei Broadwell hat der L4 Cache teilweise 800mhz+smt ausgeglichen. Potential is da, aber ob AMD es auch nutzen kann? Die Treiber sind ja nicht unbedingt die Besten, nur die Hübschesten...Ich werds nie vergessen R9 290X...Treiber Installiert - Bluescreen , dann liefs ersmal. 1 1/2 jahre Später Retoure. Vega 56/60 1 Jahr später als GTX1080/1070 und teils langsamer und Stromhungriger nachdem ich mirn Freesync Monitor rausgelassen hab weil ich dran glaubte dass AMD was bringt...