MikelMolto schrieb:
Das wäre ja wohl auch traurig gewesen, wenn Intel den Ivy Bridge-E nicht mehr verlöten würde. Zeigt aber, das es wohl geht und da fragt man sich warum Ivy und Haswell nicht auch verlötet werden.
Ich kann es auch nur vermuten: Kosteneinsparungen bzw. höherer Profit.
Wir hatten schon einmal über den enormen Hitzestress diskutiert, den der Chipkristall ("Die") während des Lötens aushalten muss (siehe die verlinkten Fachaufsätze), von daher bin ich nach wie vor davon überzeugt, dass stressbehaftetes Löten, welches gleichzeitig auch einen höheren und teureren Fertigungsaufwand bedeutet, gleichbedeutend ist mit einer geringeren Marge. Diese könnte sich allerdings angesichts der Preise von Ivy Bridge-E rechnen. Im Gegensatz zur Mainstream-CPU, die wesentlich weniger teuer verkauft-, aber dafür mit geringerer Ausfallrate, ohne Lot und simpler Heatspreader-Randverklebung kostengünstiger produziert wird. Blättert man im "Hütte" (Taschenbuch des Ingenieurs), stößt man auf einen interessanten Aspekt, der diese Vermutung stützt: Niedrigtemperaturlote, die einerseits die Wärmebelastung verringern und andererseits Glas (Silizium) und Metall verbinden können und darüber hinaus noch bleifrei gleich ROHS-konform sind, sind relativ teuer. Als Beispiel sei das "Fieldsche Metall" genannt, welches alle diese Eigenschaften auf sich perfekt vereint (Wikipedia,
Fieldsches Metall,
Lot bzw. Weichlöten). Intel streicht damit definitiv mehr Gewinn ein, wenn auf solche Lotlegierungen verzichtet wird. Das sind zwar nur private Schlussfolgerungen (Intel veröffentlicht ja nichts dazu), aber ich könnte mir sehr gut vorstellen, dass es genau in diese Richtung geht.
Ein zu großer Spalt zwischen CPU und Die ist ja etwas was Intel sehr leicht verbessern könnte.
Über den Sinn dieses Spalts, der sich bei diversen Köpfungsexperimenten herausstellte, gab es ja das eine oder andere andere Rätselraten, z.B. dass der Spalt mitsamt der weichen Paste gewisse Biegebelastungen auffängt, die dem Chipkristall ansonsten schaden könnten (immerhin ist das Package mitsamt Sockel und Board keine besonders biegesteife Angelegenheit und wird dennoch teilweise hohen mechanischen Belastungen ausgesetzt, wie mitunter ungleichmäßiger und/oder zu hoher "Druck" vom Kühler). Seit der Intel-Köpfer-Whistleblower dieses Geheimnis verraten hat, ist auch diese Vermutung hinfällig, denn mit Lot gibt es praktisch keinen Spalt und damit auch keine Annahme eines Problems, zu dessen Lösung ein Spalt nötig gewesen wäre. Für den ominösen Zwischenraum mit seinem hohen Wärmeübergangswiderstand (-> Chipkristall im deutlich zweistelligen Gradbereich heißer als der Kühler) spricht demnach rein gar nichts, er ist das Resultat von unverständlich hohen Fertigungstoleranzen (Spalt mal enger, mal weiter, je nach Auftrag des Klebers am Rand des Heatspreaders) und einer maximal verbilligten Eintütung des Prozessors. Dass eine optimierte Montage mit WLP dagegen nichts am Wärmeübergang zwischen Chipkristall und Heatspreader zu bemängeln gäbe und gibt, wissen wir ja durch die bessere Fertigung bei AMDs CPUs und den schon erwähnten Intel-CPU-Köpfereien. Erst Bastler müssen auf den Plan treten, damit der Murks überhaupt mal aufgedeckt wird... mir ist das absolut schleierhaft, warum Intel eine derart miserable Qualität in der Weiterverarbeitung zulässt. Und so denke ich, dass es Intel seit Ivy darauf angelegt hat, bei den Mainstream-CPUs zusätzlich Kohle zu raffen, durch eine aufs Äußerste getriebene Einsparung beim Verpacker der Dies, zu Lasten der individuellen Leistungssteigerung ("Übertaktbarkeit") und womöglich auch der Lebensdauer und der Betriebssicherheit.
. Mit ein wenig Lötkenntnissen, kann man die Teile wieder anlöten. Der Profi, der die CPU so verunstaltet hat, könnte es bestimmt wieder "gerade richten".
Dann wird der Rechner nach 30-45 mins abschmieren 
.
