bensen schrieb:
Ja, wo widerspricht das meiner Aussage?
AMDs Erfolg im Desktop liegt garantiert nicht am Chiplet Design.
AMD hatte ganz andere Gründe auf Chiplets zu setzen.
Der Hauptgrund war, viele Kerne im Serverbereich einsetzen zu können. Die gleichen Chiplets im Desktop einzusetzen macht dann Sinn, um weitere Chipdesign zu sparen. AMD Entwicklungskapazität war limitiert und gerade bei wenig Stückzahlen, ist es kostengünstiger wenige Designs zu nutzen. Zudem konnte man so auch mehr als 8 Kerne im Desktop bringen.
Mit Intels Stückzahlen und Ressourcen hätte AMD vielleicht auch für den Desktop ein monolithisches Design gebracht. Denn die Kosten dafür fallen dann nicht mehr stark ins Gewicht. Und ein monolithisches Design hat ja auch Vorteile. Solange der Die nicht zu groß ist, ist das Chiplet Design nicht zwingend die beste Lösung.
Du hast Rocketlake mit Vermeer verglichen und da ist das Hauptproblem eindeutig 14 nm. In 10 nm wäre der vielleicht bei 150 mm2.
👍 Genau, der 5800x und 5600x sind im eigentlichen Sinne nämlich gar keine Chiplet CPUs. Sie verwenden zwar dieselben "Chiplets" wie die Epycs und 16C HEDT Prozessoren, aber nicht mehrere davon. Die Definition von Chiplet-Strategie ist eben nicht 'MCM', also mehrere Chips auf einem Package und es hat noch viel weniger mit 'multiple process Nodes on one Package' zutun. Bei Chiplet geht es darum die Komplexität zu reduzieren und den yield zu steigern indem man mehrere gleiche Chips auf ein Package packt, die dann wieder zusammenarbeiten als wären sie ein größeres Gesamtsystem. Wikichip:
A
chiplet is an
integrated circuit block that has been specifically designed to work with other similar chiplets to form larger more complex chips. In such chips, a system is subdivided into functional circuit blocks, called "chiplets", that are often made of reusable IP blocks.
Habe das Gefühl viele hier verwechseln die Chiplet Strategie mit advanced packaging Technologien, MCM, Cowos, Foveros, HBM+ Interposer, Kabylake-G etc.
Das ist nicht das gleiche. Solche Technologien können der enabler einer Chiplet Strategie sein, aber das Wesentliche ist es während der Designphase die Entscheidung zu treffen mehrer gleiche Dice zu einem Gesamtsystem zusammen zu fügen.
Bei Intel wird das mit sapphire Rapids so weit sein, obwohl dort die Chiplets nicht gerade klein sind, sondern eher verdammt groß (4x 419mm2).
Das hängt aber auch mit den abnormalen yields von 10nm zusammen. Intel hat sich damit abgefunden einfach in den Durchschnittlichen SKUs 1/3 bis die Hälfte der Chips zu deaktivieren, bzw. gar keine fully enabled chips mehr anzubieten, auch bei den Topodellen nicht. Dadurch kann man natürlich den yield extrem steigern, auch bei sehr großen Dice.
Rocket lake in 10nm hätte eher ein 10-core sein müssen, also zwei deaktivierbare Cores in Reserve damit man genug yield für 8C bekommt.
Gleichzeitig muss man aber Aurora chips ausliefern und angesichts der prekären Lage von Icelake SP im Serverbereich ist Intels Verteilung von 10nm nicht für den Desktop nur verständlich. Man kann nicht plötzlich gigantische Chips wie SR in 10nm ausliefern während man gleichzeitig die high volume mainstream desktop chips in derselben Fertigung bringt.
Intel hat 10nm nicht nur als high performance Prozess weiterentwickelt, sondern vor allem wirtschaftlich. Sie wollen wie bei 14nm einfach riesige Chipflächen zu geringen Kosten produzieren können.
Ich meine das hier ist der Fucking 28-Core part, 1700mm2 - WTF Intel?:
Ob wir ein 56-Core part überhaupt sehen werden oder nur teildeaktivierte oder in wirklichkeit doch 16 Cores pro Chiplet verbaut sind, wer weiß?
Würde mich nicht wundern wenn da wie bei 14nm ++++ mal wieder Power efficiency bei draufgegangen ist. 14nm ist immerhin als ein super effizienzter node gestartet, was sich mit jedem Plus und paar hundert mhz mehr dann in Luft aufgelöst hat.
Mein 2015er broadwell macbook schafft hier durchaus 2,5Watt pro Core bei Last mit Baseclock 2,7 Ghz und im Turbo mit TVB bei 3,3Ghz kaum 6Watt pro Core. Davon ist Comedy lake und RKL weit entfernt...
