News Renoir: Neue AMD-APU mit Vega- statt Navi-GPU

[HaZweiOh]

da man damit keinen wirklichen Vorteil gegenüber Ice Lake mehr haben dürfte.

Doch, den Preis! Dieser Vergleich mit Ice Lake in Verbindung mit teurem RAM ist doch Käse.

 

[engineer123]

Danke für den Auszug der Code-Zeilen:

Alles Klar

 

[Shrimpy]

Ryzen mit hbm Speicher wäre nen schöner Hardware pron

Frage mich eh wo die Dinger bleiben.
Noch zwei Jahre und der Vorteil ist bald keiner mehr weils Intel auch kleben gelernt hat.

imho.
tippe ich drauf das die iGPU in IO DIE wandert und die normale 8C Chiplets da rein kleben.
Der 3900x kann ja schon mit 25W bei ~1,2GHz laufen "bauer channel". Was zeigt man brauch keine Monolith DIE für LowPower Lösungen.
Auch glaub ich das der Vega10 größer wird da keine Cores und Cache mehr rein müssen.

 

[HaZweiOh]

Der 3900x kann ja schon ohne Probleme mit 25 W bei ~1,3 GHz laufen.

Und das als 12-Kerner, Hut ab!

 

[xexex]

Naja, letzten endes werden IceLake Geräte dadurch noch teuere als sowieso schon in 10nm und ist jetzt schon nicht wirklich Konkurrenz

LPDDR wird seit Jahren in Smartphones verbaut (für die es ursprünglich entwickelt wurde), viel teurer werden entsprechende Notebooks damit nicht, aber schneller und stromsparender.

Edit: Erinnert sich noch wer an die Raven Ridge H-Serie ? Die hatte Support für DDR4 3200 und sollte laut Vorgabe von AMD auch mit dem schnellen Speicher gepaart werden.

DDR4-3200 Speicher, ist vielleicht gerade einmal seit 2-3 Monaten halbwegs von einem Hersteller verfügbar. Da schwirren dir vermutlich irgendwelche OC Module im Kopf herum, die ein OEM so nie verbauen würde.

 

[sikarr]

War klar das AMD erstmal die alte GPU recycled, schade. Ich hatte vor Jahren mal eine Grafik zu den APUs gesehen wie AMD die Zukunft sieht. Zuerst CPU + GPU getrennt, dann CPU + GPU auf dem selben Interposer und zum Schluss CPU + GPU als ein DIE, wo sich die CPU und GPU die Funktionseinheiten teilen. Darauf warte ich immer noch.
Oder x86+ARM auf einem Interposer, aber davon ist wohl auch nix mehr zu sehen.

 

[Locuza]

Ich find die Vergleiche mit den Speicherunterschieden immer wieder geil.

Als würde man Audi gegen BMW auf ne Rennstrecke schicken während der Audi Slicks bekommt und der BMW ne Radkralle.

Das ist aber ein Vergleich, welcher die maximalen Specs in Betracht zieht.
Aus welchen Gründen auch immer unterstützen AMDs mobile APUs maximal DDR4 2400.
Für die Desktop-Modelle wird DDR4 mit bis zu 2933 Mhz unterstützt, während embedded Produkte sogar bei den ersten Raven Ridge Chips DDR4-3200 unterstützt haben.

Ice-Lake unterstützt DDR4-3200 und LPDDRX4-3733.

Na endlich, Zen2 muss im mobilen Sektor Fuß fassen, und zwar mit bis zu 8 Kernen. Vega ist zwar schade, aber immer noch gut genug. Ab VCN1.0 ist ja auch VP9 mit an Bord. Vllt mit VCN2.0 nun AV1?

VCN2.0 unterstützt kein AV1, dafür war es zu spät.
VCN2.0 findet sich bereits schon bei Navi10.

Da die Speicherbandbreite der grösste Flaschenhals ist, dürfte auch Navi anstelle Vega zu keinen merklich höheren Bildraten führen.
Schlussendlich dürfte die Iteration von Vega + 7Nm Verkleinerung um einiges günstiger gewesen sein, als Navi zu implementieren.

Wie viel merklich genau ist, müsste man genauer wissen, aber Navi sollte ein gutes Stück weniger auf externe Bandbreite angewiesen sein, als Vega.
Navi hat intern größere Bandbreiten beim Speichersystem, die Delta Color Compression funktioniert in mehr Fällen und es gibt einen bis zu 128KB großen neuen L1$ pro Shader-Array.

 

[GHad]

Wenn ich AMD wäre:

Hätte ich parallel zum ZEN Chip Umbau zu einem ZEN2 Chiplet (also alles IO raus, dafür IF rein) auch den bisherigen APU Chip mit einem CCX plus Vega umgebaut (also alles IO raus, dafür IF rein).

Damit würde genau das rausspringen was gerade als Renoir vermutet wird.

IO Die plus APU Chiplet mit 4 ZEN2 Kernen plus aufgebohrte VEGA in 7nm.

Da ist dann auch noch wunderbar Platz für ein zweites Chiplet, z.B. plus 8 Kerne oder plus 4 Kerne. Oder AMD baut noch HBM2 oder HBM2e daneben. 4 GB sollten reichen mit kleinen Chips als hoher Stapel = Bandbreite.

Dazu noch LPDDRX4-3733 Support und PCIe 4.0. Für mobile perfekt, denn der IO Die hat schon alles onboard, kein weiterer Chipsatz notwendig im mobilen Bereich.

Damit könnte AMD richtig punkten.

 

[AssembIer]

DDR4-3200 Speicher, ist vielleicht gerade einmal seit 2-3 Monaten halbwegs von einem Hersteller verfügbar. Da schwirren dir vermutlich irgendwelche OC Module im Kopf herum, die ein OEM so nie verbauen würde.

Bin mir bez. der Vorgabe nicht mehr sicher ob es das Maximum war, ich glaube AMD wäre nicht auf die Barrikaden gegangen hätte ein OEM nur DDR4 2666 oder 3000 verbaut.

Das ist aber ein Vergleich, welcher die maximalen Specs in Betracht zieht.
Aus welchen Gründen auch immer unterstützen AMDs mobile APUs maximal DDR4 2400.
Für die Desktop-Modelle wird DDR4 mit bis zu 2933 Mhz unterstützt, während embedded Produkte sogar bei den ersten Raven Ridge Chips DDR4-3200 unterstützt haben.

Warum Support für etwas rausgeben wo man am Ende doch genau weis, dass kein OEM mehr als DDR4 2400 verbauen wird ?

 

[Strahltriebwerk]

Äußerst schade...

Vega statt Navi finde ich ziemlich ernüchternd. Hatte gehofft, dass AMD mit Navi die iGPU-Leistung auf ein brauchbares Level heben würde. Aber so heißt es halt noch weiter warten.

 

[Locuza]

Warum Support für etwas rausgeben wo man am Ende doch genau weis, dass kein OEM mehr als DDR4 2400 verbauen wird ?

Warum überhaupt DDR4 2400 unterstützen, wenn 2133 als Minimum gegangen wäre?

 

[TheDev]

Also für mich klingt das sehr danach, dass wir einen (12nm?) IO-Die mit der Vega GPU drauf sehen werden, an dem ein 8-Core Die in 7nm hängen wird. Also wie 3600-3800X, nur mit anderem IO-Die. Würde bedeuten, dass es 6 und 8-Core APUs geben könnte.

 

[pipip]

Meine Vermutung. Das ist nicht der eigentliche RavenRidge/Picasso Nachfolger, sondern ein Shrinke in 7nm.
Die Zen 2/Navi Version ist vllt noch nicht fertig und kommt auch geplant erst nächstes Jahr.

Es wäre nicht das erste mal, dass AMD sich dem Markt schneller anpasst und ein solcher Shrinke dürfte ja jetzt auch kein Hexenwerk sein oder "teuer" in der Produktion, da RavenRidge ja selbst gerade mal 209.78 mm² groß
ist.
Vllt reicht schon der gute Deal mit Microsoft zwecks Surface Book aus, einen 7nm Shrinke zu finanzieren.

Es sei mal Vega 20 Pro (die 20 Cu APU mit 1 HBM Stack) genannt, den AMD mehr oder weniger für Apple aufgelegt hat.

 

[Transistor 22]

Meine idee wäre statt4 cpu kerne lieber 5cpu kerne mit vega vii kerne aber auch die gpu um 25% vergrössern und dazu ein L4 Cache 256mb als booster und triple channel anbindung und die vega vii software mit profitreiber für cad/cam unterstützung.

Radeon VII ist Vega20. Es soll jedoch Vega 10 sein, wie schon in Raven Ridge/Picasso. Eine GPU mit 25% mehr CUs wäre auch nicht möglich, da es eine Ganze Zahl an CUs sein muss. Tripple Channel auf AM4 geht nicht. Ich hatte auf Navi gehofft. Navi geht mit Speicherbandbreite sparsamer als Vega um und ist in spielen auch deutlich schneller je CU. M. M. n. wäre auch ein 6/8 Kerner im Notebook mit I/O Die mit kleiner (3 Cu) Navi GPU gut um in höherpreisige Notebooks zu kommen. Dann könnte man noch als Picasso Nachfolger einen 4 Kern Zen 2 mit einer Navi 8 CU iGPU kombinieren. Für GPU lastige Anwendungen wäre auch ein Package mit Zen 2 Die, I/O Die, GPU Die und HBM 2 (E) interessant, halte ich jedoch für unwahrscheinlich.

 

[TheDev]

Vega 10 ist nicht Vega mit 10 CU. Vega 10 ist die Chipbezeichnung der Vega 56/64 (wie 20 die der VII), die so nicht im Marketing benutzt wurde, wohingegen die Vega 3,8,10,11 der APUs CU-Anzahlen wie 56 und 64 sind. Aber ja, es ist etwas kompliziert.

 

[HaZweiOh]

VCN2.0 findet sich bereits schon bei Navi10.

Hast du eine Quelle dafür? Ich denke, in Navi 10 steckt ein Zwischenschritt, weil Navi 12 wohl auch einen anderen IP-Block bekommt.

 

[YforU]

Da beide ein neuartiges Design mit CPU-Chiplets und I/O-Die nutzen, wird dies auch für die Renoir-APU erwartet.

Für eine APU welche in erster Line den Fokus auf Mobile bei 15- 25W TDP hat ist das sehr unwahrscheinlich und nicht zu erwarten. Zum einen da die Leistungsaufnahme bei einem monolithischen Design immer niedriger ist da keine Kommunikation mit hohem Durchsatz über das Package erfolgt und zum anderen skaliert gerade die IGP von 14 auf 7nm nahezu perfekt (Flächenbedarf). Hinzu kommt das der I/O Block bei den APUs deutlich kleiner (da weniger Interconnects) als bei beispielsweise Matisse ausfällt. Der Chip wird daher ziemlich sicher kleiner als Raven Ridge/Picasso und da machen Chiplets dann sowieso keinen Sinn. Erst recht da man die Skalierbarkeit hier in dieser Form (wie über Matisse, TR, Rome) nicht braucht.

Der Grund für Vega statt Navi dürfte schlichtweg im Timing liegen. AMD hat Vega sehr früh auf 7nm portiert und validiert. Die IP ist damit im Gegensatz zu Navi schon deutlich länger verfügbar (Designphase). Die DSPs sind bei AMD recht unabhängig und hier wurden auch schon in der Vergangenheit bei gleicher GPU Architektur unterschiedliche Varianten/Entwicklungsstufen integriert.

PS: Wenn AMD effizient vorgeht dann ist Renoir selbst in erster Linie ein kleinerer Picasso mit Zen2 (ein CCX mit halbiertem L3), Vega IGP, aktuelle DSPs und einem IF-Link @7nm. Über den IF Link könnte dann entweder optional ein Zen2 Chiplet oder eine kleine dGPU on Package angebunden werden. Damit lässt sich dann auch das mobile Segment mit bis zu 8C (35W+, integriertes CCX deaktiviert) bzw. wie KBL-G (also mobile Gaming mit flotter dGPU) abdecken.

 

[deo]

Navi soll bei der nächsten Konsolen Generation eingesetzt werden (Stichwort: "AMD Gonzalo")
Womöglich kommt Navi deshalb auch erst 2020 bei den APUs.

 

[Tech_Blogger]

Eine i/O-Die bräuchte man nicht unbedingt, man kann den Chipsatz auch in eien GPU integrieren.

Meine idee wäre statt4 cpu kerne lieber 5cpu kerne mit vega vii kerne aber auch die gpu um 25% vergrössern und dazu ein L4 Cache 256mb als booster und triple channel anbindung und die vega vii software mit profitreiber für cad/cam unterstützung.

Wie kommt man bitte auf so etwas?

Mit Vega finde ich das schon etwas enttäuschend. Navi ist ja immerhin 50% effizienter

Wer sagt das?

, und im Vergleich mit NVidia immer noch vollkommen unbrauchbar

Kannst du diese falsche Behauptung belegen?

Ryzen mit hbm Speicher wäre nen schöner Hardware pron

Wie kommst du auf HBM?

 

[zeedy]

Aha, macht natürlich Sinn, warum die überlegene Navi Architektur verwenden, wenn man noch Vega hat
In Notebooks spielt Effizienz ja keine allzu große Rolle