Bericht Technology Symposium 2024: TSMC zu neuen Technologien, ASML, Intel und Deutschland

[Volker]

In dieser Woche hat TSMC in Europa das jährliche Technology Symposium abgehalten und über neue Technologien, ASML, Intel & Co gesprochen. Dabei lieferte der Branchenriese einmal mehr beeindruckende Zahlen und legte umfangreiche Pläne vor, die natürlich auch den deutschen Standort und das neu gegründete ESMC einschließen.

Zum Bericht: Technology Symposium 2024: TSMC zu neuen Technologien, ASML, Intel und Deutschland

 

[jusaca]

Auf CFETs bin ich wirklich gespannt. Seit Jahren stagniert die Skalierung bei SRAM Standardzellen, da wächst die Flächendichte kaum. Wenn bei CFET n-Kanal und p-Kanal gestapelt werden, belegt jede Inverter plötzlich nur noch die Hälfte der Fläche.
Dadurch wird dann plötzlich die SRAM-Dichte deutlich höher. Damit bekommen wir dann vielleicht auch ohne 3D stacking 64MB oder mehr pro CCD.

 

[downunder4two]

Super Bericht, vielen Dank! Ich finde die Technologieentwicklung einfach nur Wahnsinn!

 

[CDLABSRadonP...]

Die Rhetorik erinnert dabei ein wenig an das, was Intel vor knapp zehn Jahren über EUV sagte. Verbissen blieb Intel damals bei der Immersionslithografie und fuhr damit aufs Abstellgleis, erst seit dem letzten Jahr wird nun auch bei Intel auf EUV gesetzt.

Und die große Frage lautet halt, ob es TSMC der High-NA-EUV-Verzicht genauso auf die Füße fällt wie Intel der Low-NA-EUV-Verzicht.

 

[Qonqueror]

Gibt es eigentlich schon Infos wo das Packaging für ESMC stattfinden soll?

 

[Matthias B. V.]

Und die große Frage lautet halt, ob es TSMC der High-NA-EUV-Verzicht genauso auf die Füße fällt wie Intel der Low-NA-EUV-Verzicht.

So sieht es aus. Aber passieren kann es immer mal... TSMC hatte damals auch zwischen 32nm und 16nm Probleme bekommen. Denke bei derart entwickelten Technologien kann es immer so und so ausgehen. Die letzten Jahre hat es halt Samsung und Intel erwischt.

 

[konkretor]

Aktuell sieht es so aus: Wenn die großen wie Nvidia, Apple,AMD den letzten high end process gewechselt haben, mit welchen Kunden will TSMC die Lücke füllen? Soviele Firmen gibt es jetzt auch nicht die N4/5/7 mit massiv Volumen bestellen. So mancher Kunden aus China ist ja schon ausgeschlossen . Wo sollen die her kommen...

@Volker

Gibt's da auch Aussagen dazu?

 

[ArrakisSand]

Um Intel den alten Papiertiger der nun wirklich seines gleichen sucht, müssen sie sich keine Sorgen machen.
Was bei denen auf den Präsentationsfolien steht, ist normalerweise noch nicht einmal die Tinte wert womit es geschrieben wurde.

 

[peru3232]

Ja wird spannend, wie es da weiter gehen wird - ob sich das für Intel rechnet, oder ob man da an physikalische Grenzen stößt, die eine weitere Verkleinerung eh kaum mehr möglich/nützlich machen werden. Oder dies so lange dauert, dass es sich für Early Adoper gar nicht rechnen wird.
Wer weiß, es ist ein Spiel. Wenn ich Wetten könnte, würde ich da eher vermuten, dass sich TSMC da nicht grundlos zurückhält und Intel einfach so das Feld überlässt. Es wird sich zeigen (müssen)...

 

[RKCPU]

Und die große Frage lautet halt, ob es TSMC der High-NA-EUV-Verzicht genauso auf die Füße fällt wie Intel der Low-NA-EUV-Verzicht.

Wäre durchaus drin ...

Wenn Intel via teuren High-NA-EUV einen Prozess mit guter Yield packt kann es ggf. 1-2 Jahre später im Upgrade auch via Low-NS-EUV klappen. Man kann dann der Erlösverfall durch Fortschritt kompensieren. Teuer für Intel sind verspätete Produkte wegen Fertigungsproblemen, nicht aber zweite Masken für eine spätere Revision.

 

[Volker]

Aktuell sieht es so aus: Wenn die großen wie Nvidia, Apple,AMD den letzten high end process gewechselt haben, mit welchen Kunden will TSMC die Lücke füllen? Soviele Firmen gibt es jetzt auch nicht die N4/5/7 mit massiv Volumen bestellen. So mancher Kunden aus China ist ja schon ausgeschlossen . Wo sollen die her kommen...

@Volker

Gibt's da auch Aussagen dazu?

Sie nennen ja nie Kunden. Und bei N7 sind sie auch schon fett in die Scheisse gerannt.
N5+ Anhang, also alles was N4 usw ja auch ist, wird noch Jahre laufen, dafür ja auch jetzt das N4C .. sie wollen die Kosten drücken, das andere dahin wechseln. Mit N4C als I/O-Die usw kann AMD vermutlich beispielsweise noch x Jahre leben, und Nvidia Blackwell ist auch nur N4P, das geht ja erst 2025 so richtig los und locker auch 3, 4 Jahre. Und Automotive ziehen sie auch dahin, RF-Zeugs ebenso. Also bei N5, N4 usw hab ich erstmal keine Sorgen die nächsten Jahre.

Aber für N7 sieht es dann ja nur noch düsterer aus. Da bin ich selbst gespannt, die eine Fab in Kaoshiung war ja mal N7 Special Fab geplant und wurde dann verworfen, nun wir es eine N2-Fab^^

 

[Chismon]

Wenn ich mir die nVidia Folie von TSMC anschaue, dann ist das aus energetischer Sicht m.E. auch schon fragwürdig, denn von A100 zu Blackwell hat man zwar die Transitoren quasi vervierfacht, aber der Verbrauch hat sich trotzdem verdreifacht und Hopper als Zwischenschritt ist da energetisch alles andere als überzeugend.

Gut, es ist nun einmal so und gilt nicht für alle Konzerne am Markt, die die Technik nutzen, aber irgendwann könnte man da auch an seine Grenzen kommen, was Energiebedarf und Kühlung angeht, wenn man in dem Tempo so weiter macht wie bisher und Fragen stellen sich wie bei allen High-End Produkten.

Braucht man das wirklich (schon) und reizt es aus bzw. nutzt es effizient (ohne brachliegende Reserven), ist das Zukunftsmusik für einige wenige, die sich dadurch so teure Produkte leisten können/wollen (was an die Kundschaft natürlich weiter gegeben wird) oder nur cleveres Marketing weil viele sich Vorteile verschaffen oder aus Prestigegründen als "erste" rühmen wollen, die darauf setzen?

Jedenfalls bin ich auf die weitere Entwicklung im Halbleiterbereich gespannt bei TSMC, Intel, und Samsung und damit zusammen hängend AMD, nVidia, Apple, Amazon, TensTorrent, Microsoft, QualComm, Alphabet/Google, usw. was die technische Weiterentwicklung angeht, und auch SMIC als lauernde vierte Kraft aus Festlandchina sollte man wohl nicht unterschätzen.
Wieviel Nutzen jede/r einzelne daraus ziehen kann und wird, steht wohl noch in den Sternen.

 

[Skaro]

aus energetischer Sicht m.E. auch schon fragwürdig, denn von A100 zu Blackwell hat man zwar die Transitoren quasi vervierfacht, aber der Verbrauch hat sich trotzdem verdreifacht

4x Anzahl an Transistoren bei nur 3x Verbrauch hört sich doch gut an? 33 % bessere effizienter pro Transistor.

 

[Cr4y]

Und die große Frage lautet halt, ob es TSMC der High-NA-EUV-Verzicht genauso auf die Füße fällt wie Intel der Low-NA-EUV-Verzicht.

Wieso Verzicht? Sie haben nicht die ersten Maschinen bestellt.

 

[Piktogramm]

Aktuell sieht es so aus: Wenn die großen wie Nvidia, Apple,AMD den letzten high end process gewechselt haben, mit welchen Kunden will TSMC die Lücke füllen? Soviele Firmen gibt es jetzt auch nicht die N4/5/7 mit massiv Volumen bestellen. So mancher Kunden aus China ist ja schon ausgeschlossen . Wo sollen die her kommen...

Da mache ich mir wenig Sorgen. Google, Microsoft, Meta, Tesla schnitzen an eigenen Chips. Ampere und Andere wollen ARM Cluster an den Start bringen, die meisten Smartphone SoCs abseits der Spitze hängen auch hinterher, die ganzen I/O Controller für dickes Netzwerk und flotten Speicher, die FPGA-Buden sowie div. militärische Anwendungen (in der Regel DSPs für Radar).
Maximal muss da TSMC verknuspern, dass Fertigungslose nicht mehr Wochen bis Monate laufen.


Und die Prozesse die sich in China vergleichbar nennen wie die Prozesse von TMSC schneiden oftmals erheblich schlechter ab und wohl auch mit unwirtschaftlichen Yields.

 

[Chismon]

33 % bessere effizienter pro Transistor.

Ja, aber die absolute Energielast wird verdreifacht und ob man das braucht und es wirklich nachhaltig ist, bezweifle ich vom Ansatz her arg (dass damit weniger gebaut wird und Energie am Ende eingespart wird), denn mit A.I. alleine wird man bspw. das sich immer problematischer entwickelnde Weltklima wohl nicht lösen können, sondern eher noch verschärfen, wenn es unkritisch und z.T. per "Green Washing" vermarktet wird.

Der z.T. ausartende Fab-Bau, die anderweitig nicht mehr reichenden Wasserressourcen sowie Absenkung des Grundwassers, u.a. (also nicht eingepreiste ökologische Schäden) hängen damit auch zusammen.

Echte Nachhaltigkeit ist leider etwas anderes, was man sich nicht an den Produktvorgänger-Generationen schön rechnen kann, sondern wird gemesenn am gesamten Ausmaß der (energetischen) Belastung (nicht gemessen am Fertigungsverfahren, TFLOPS, o.ä.) und da kommen wir mittlerweile schon an Grenzen, wie ich finde.

Technischer Fortschritt gerne, aber nur weil etwas machbar ist in immer größerem Maßstab ist das nicht automatisch gut und ohne immer größere schädlichere Nebeneffekte.

Die Kunst besteht das eine zu schaffen ohne das andere zu vernachlässigen und einen Anstieg auf den dreifachen Energiebedarf für m.M.n. aktuell sehr fragwürdigen Nutzen/Mehrwert finde ich leider alles andere als beeindruckend.

Wenn auch dadurch die Existengrundlage entzogen wird für zukünftige Generationen, sollte das m.M.n. (bzgl. Kosten-Nutzen) auf den Prüfstand, denn wer braucht bspw. die "Large Language Models" in einem perfektionierten Ausmaß schon wirklich und in Masse produzierte unausgereizte Vorzeige-High-End/Luxus Produkte, wenn dadurch die Umwelt und Lebensgrundlage immer mehr den Bach herunter geht.

 

[Philste]

fett in die Scheisse gerannt.
N5+ Anhang, also alles was N4 usw ja auch ist, wird noch Jahre laufen, dafür ja auch jetzt das N4C

Ich denke N5/N4 wird trotzdem genauso in den Abgrund rennen. Langfristig werden es wohl N3E und Derivate als letzter FINFET Nodes sein, die lange nachgefragt bleiben. Danach folgt mit GAA eine deutliche Steigerung in Komplexität und Kosten. Bei Intel wird Intel 3 auch noch ewig für alles genutzt werden, was SOC und Cache etc. angeht, genau aus demselben Grund.

 

[bensen]

Und die große Frage lautet halt, ob es TSMC der High-NA-EUV-Verzicht genauso auf die Füße fällt wie Intel der Low-NA-EUV-Verzicht.

Ich weiß gar nicht warum das immer auf den Verzicht von EUV reduziert wird. TSMC hat einen perfekten N7 ohne EUV gebracht. Der wurde zwar in weiteren Iterationen später um ein paar EUV layer optimiert, aber im Grunde lief es problemlos ohne.
Und so wird da auch bei high-NA sein. Mein wird es auch ohne und dann mit multi patterning hinbekommen. Was die ökonomischere Variante sein wird, wird man sehen.
Intel hatte noch ganz andere Probleme bei ihrem 10 nm. Materialien, sehr extreme Kenngrößen, ... Etc

 

[foofoobar]

Ja, aber die absolute Energielast wird verdreifacht und ob man das braucht und es wirklich nachhaltig ist, bezweifle ich vom Ansatz her arg (dass damit weniger gebaut wird und Energie am Ende eingespart wird), denn mit A.I. alleine wird man bspw. das sich immer problematischer entwickelnde Weltklima wohl nicht lösen können, sondern eher noch verschärfen, wenn es unkritisch und z.T. per "Green Washing" vermarktet wird.

Und das kommt dabei raus:

https://www.heise.de/news/Microsoft-KI-laesst-Emissionen-um-bis-zu-40-Prozent-steigen-9722941.html

 

[CDLABSRadonP...]

Ich weiß gar nicht warum das immer auf den Verzicht von EUV reduziert wird. TSMC hat einen perfekten N7 ohne EUV gebracht. Der wurde zwar in weiteren Iterationen später um ein paar EUV layer optimiert, aber im Grunde lief es problemlos ohne.

Weil es nicht um Intel 7 vs N7 geht, sondern um Intel 7 vs N7P, N6, N5, N4, 4N und so weiter. TSMCs EUV-Wette hat dafür gesorgt, dass sie danach noch weitere Nodes in schneller Folge bringen konnten, die EUV brauchen und dadurch teilweise sogar Preis-Leistungs-Kracher (im Direktvergleich zu Intel 7) sind.

Ergänzung (19. Mai 2024)

Wieso Verzicht? Sie haben nicht die ersten Maschinen bestellt.

Es ist genauso ein Verzicht wie damals bei Intel. Sie haben darauf verzichtet, früh dabei zu sein, die Technologie auch schon für frühe Nodes zu nutzen, einzuplanen und so weiter.