@Daedal
Das ist klar. Deswegen habe ich ja meine Frage formuliert. Bei den DDR3 DIMMs erreicht man hohe Kapazitäten pro DIMM auch nur durch mehrere Ranks. Und dann eben noch mehrere DIMMs pro Channel.
Deswegen ja meine Frage warum so ein Chipselect beim GDDR5 nicht möglich ist.
Dann wäre ja ein vielfaches von den 8GB möglich.
Normaler GDDR5 ist ja auch eigentlich mit 32 bit angebunden, im Clamshell-Modus dann 16 bit breit. Der bisher gehandelte GDDR5M der wohl benutzt wird kann mit 16 oder 8bit angebunden werden. Würde mich echt interessieren wie so ein DIMM organisiert ist. (JEDEC Members laufen hier nicht rum oder? )
Das ist klar. Deswegen habe ich ja meine Frage formuliert. Bei den DDR3 DIMMs erreicht man hohe Kapazitäten pro DIMM auch nur durch mehrere Ranks. Und dann eben noch mehrere DIMMs pro Channel.
Deswegen ja meine Frage warum so ein Chipselect beim GDDR5 nicht möglich ist.
Dann wäre ja ein vielfaches von den 8GB möglich.
Normaler GDDR5 ist ja auch eigentlich mit 32 bit angebunden, im Clamshell-Modus dann 16 bit breit. Der bisher gehandelte GDDR5M der wohl benutzt wird kann mit 16 oder 8bit angebunden werden. Würde mich echt interessieren wie so ein DIMM organisiert ist. (JEDEC Members laufen hier nicht rum oder? )
Zuletzt bearbeitet: