News AMD Epyc 9004 im Benchmark: Bergamo und Genoa machen Cloud und Server effizienter

[CDLABSRadonP...]

Wieso sollte es AMD machen?

Laut Tabelle ist der L3-Cache ist viel kleiner, das wird mit Games kein Spaß. Viele Anwendungen werden mit 2 MByte L3-Cache je Kern auch nicht mögen.

Als Konter zu Intels Flächeneffizienzcores in Hybriddesigns.
Also natürlich noch nicht Zen 4C, aber vielleicht ist 5C so flächeneffizienz beziehungsweise Zen 5 so breit gebaut, dass es sich dort lohnen wird.

 

[SaschaHa]

Also ich sehe einen genauso grossen Cache pro CCD, aber dafuer doppelt soviele Kerne.

Ich gehe davon aus, dass der Zen4c-CCD entsprechend (um 8 Zen4-Kerne) groesser ist als der Zen4-CCD.

Das sehe ich genauso, und letztendlich sprechen die Zahlen ja auch dafür, schließlich bekommt Bergamo ja "nur" 8 statt 12 CCDs.

Mich würde interessieren, in welchem Flächenverhältnis die Zen 4 Kerne zu ihrem zugeordneten Cache stehen. Wenn ich mich recht erinnere waren das bei Zen 3 schon 40-50% für den Cache, bei Zen 4 könnte diese Schwelle von annähernd 50% theoretisch tatsächlich eingetreten sein, da Cache ja deutlich schlechter mit dem Herstellungsverfahren skaliert als der Rest.

Doppelt so viele Kerne bei gleichbleibendem Cache würden die Die-Größe in diesem Fall also lediglich um etwa 50% erhöhen, womit man bei 8 CCDs also letztendlich bei einer ähnlichen Gesamtfläche landet wie regulär mit 12 CCDs. Ich schätze also mal, dass AMD genau das hier gemacht hat, und dass dieser Ansatz ggf. auch bei Dragon Range so zutreffen könnte.

 

[latiose88]

Hm was ich mich auch fragen werde, wie erfolgreich wohl diese threadripper so sein werden. Threadripper 5000 pro Serie scheint ja wohl nicht so viele potentiellen gehabt zu haben. Wenn alle online Läden was von 5 Stück oder 3 Stück verkauft haben dann käme man nur auf 50 verkaufen cpus. Bei den anderen Ländern könnte es sich ähnlich gut verkauft haben. Das Problem wird wohl eher die eigenen Serie ala threadripper der 3000 serie sein. Weil die sich teilweise echt sehr gut Verkauft haben. Somit macht man sich halt selbst Konkurrenz. So ist das halt eben. Da bringen auch das mehr an rams lots und so auch nix mehr.

 

[ETI1120]

Hm was ich mich auch fragen werde, wie erfolgreich wohl diese threadripper so sein werden. Threadripper 5000 pro Serie scheint ja wohl nicht so viele potentiellen gehabt zu haben. Wenn alle online Läden was von 5 Stück oder 3 Stück verkauft haben dann käme man nur auf 50 verkaufen cpus.

Threadripper 5000 pro ist eine Workstation CPU, die jetzt auch im DIY-Markt angeboten wird. Es ist definitiv deutlich mehr als eine HEDT-Plattform, von der Ausstattung und vom Preis.
Wobei es AM5-Boards gibt, die teurer als das teuerste WRX80-Boards sind.

Deshalb ist es klar, dass bei den Onlineshops für PC-Hardware nur wenige Threadripper 5000 pro verkauft wurden. Die Workstations werden über andere Vertriebskanäle abgesetzt. Aber auch hier sind es Stückzahlen die deutlich kleiner als die Stückzahlen bei PC sind.

 

[abcddcba]

Und wieviele es sich am Ende kaufen werden bzw sich leisten ist ne andere frage.

das ist keine Consumer CPU, das ist dir hoffentlich klar?

 

[Convert]

Aber warum sollte ein einzelner Zen4-Kern auf einem Zen4c weniger Leistung haben?

Weil er zum Beispiel nur einen halbierten L2-Cache bekommt und niedrieger takten kann, weil auf "density", statt auf Takt optimiert. Wir wissen es ja noch nicht...

Also ich sehe einen genauso grossen Cache pro CCD, aber dafuer doppelt soviele Kerne.

@ETI1120 hat es doch ausgeführt. Der Cache pro CCD ist zwar gleich, aber der CCD ist höchst wahrscheinlich auf zwei CCX aufgeteilt. Damit sieht jeder Kern nur halb so viel Cache. Über die CCX-Grenzen kann der Kern den L3-Cache des anderen CCX nicht direkt nutzten.

Im Prinizip wäre die Aufteilung auf zwei CCX quasi ein Rückschritt auf Zen 2, was die Menge an Cache betrifft, auf was ein Kern zugreifen kann.

Ich male das mal auf:

 

[latiose88]

ja schon aber bei den Threadripper der 3000 Serie hat sich gut verkauft.Aber das lag nur daran das die CPUS nicht zu teuer gewesen waren.Der Preis spiegelt sich auch bei den Verakufszahlen. Ich habe bei den hohen Preisen auch keine hohen Verkaufszahlen erwartet.

 

[ETI1120]

Im Prinizip wäre die Aufteilung auf zwei CCX quasi ein Rückschritt auf Zen 2, was die Menge an Cache betrifft, auf was ein Kern zugreifen kann.

Und eines hatte ich noch vergessen zu erwähnen, bei Zen 2 waren die beiden CCX über den IOD gekoppelt.
IMO wäre es bei Zen4c genauso.

Ergänzung (17. Oktober 2022)

Als Konter zu Intels Flächeneffizienzcores in Hybriddesigns.
Also natürlich noch nicht Zen 4C, aber vielleicht ist 5C so flächeneffizienz beziehungsweise Zen 5 so breit gebaut, dass es sich dort lohnen wird.

Das Wort flächeneffizient gibt es nicht. Es ist nur der Versuch eine plumbe Intel Marketinglüge mit den E-Kernen zu tarnen. Das richtige Wort ist kompakt oder auf englisch compact. Mike Clark wurde IMO das Design dieser Kerne als nicht ausgewogen bezeichnen.

Witzigerweise nennt die AMD die Kerne Zen 4c. AMD nennt jedoch immer die maximale Anzahl der Threads und Energieeffizienz in einem Atemzug, weshalb das c für cloud stehen solll. Bei den Servern dreht sich alles um Energieeffizienz, und dafür werden die Zen 4c und Nachfolger entworfen. Wo sie sonst noch angewendet werden ist reine Spekulation.

IMO ist die Größe der Kerne ist bei AMD nicht der limitierende Faktor, sondern die Organisation von 8 Kernen in einem CCX.

• Die Anzahl der Kerne im CCX zu steigern erfordert AFAIK einen hohen schaltungstechnischen Aufwand und kann die Latenz des L3-Caches erhöhen. Außerdem wird die Kommunikation im CCX desto ineffizienter je mehr Kerne im CCX sind.
• Die Anzahl der Kerne zu reduzieren, gibt einiges auf, das AMD von Zen 2 nach Zen 3 gebracht hat.
• Je mehr Kerne eine CCD hat, desto unwirtschaftlicher werden die 6-Kern-CPUs.

Zen 5 wird so viele Änderungen bringen, dass die Frage, ob AMD Zen 5c für den Desktop oder Notebook bringen wird eine der langweiligsten Fragen ist.

 

[CDLABSRadonP...]

Das Wort flächeneffizient gibt es nicht.

Eigentlich durchaus. Und selbst wenn nicht gibt es wenig, was einem in der deutschen Sprache davon abhalten sollte, zwei Wörter sinnvoll miteinander zu kombinieren.

Das richtige Wort ist kompakt oder auf englisch compact.

Kompakt hat einen absoluteren Anstrich als flächeneffizient bzw. flächeneffizient einen relativeren Klang als kompakt.

Es ist nur der Versuch eine plumbe Intel Marketinglüge mit den E-Kernen zu tarnen.

Das ist alles viiiiel zu schneidend und viel zu schwarz-weiß formuliert. Die E-Cores als Beobachter Flächeneffizienzkerne und nicht Effizienzkerne zu nennen ist nicht zwangsläufig ein Anbiedern an Intel. Es hat ebenso einen Intel-kritischen Aspekt. Drastische, wenige, richtige Energieeffienzkerne (sprich Kerne mit geringer Leistungsaufnahme im Niedriglastbetrieb, wie bei big.LITTLE) wären auch eine Richtung gewesen und eine Richtung, die viele Kritiker bevorzugt hätten.

IMO ist die Größe der Kerne ist bei AMD nicht der limitierende Faktor, sondern die Organisation von 8 Kernen in einem CCX.

• Die Anzahl der Kerne im CCX zu steigern erfordert AFAIK einen hohen schaltungstechnischen Aufwand und kann die Latenz des L3-Caches erhöhen. Außerdem wird die Kommunikation im CCX desto ineffizienter je mehr Kerne im CCX sind.
• Die Anzahl der Kerne zu reduzieren, gibt einiges auf, das AMD von Zen 2 nach Zen 3 gebracht hat.
• Je mehr Kerne eine CCD hat, desto unwirtschaftlicher werden die 6-Kern-CPUs.

Ein starker Teil deines Postings.

 

[Lamaan]

Mein System von 1995 hatte nur 32MB RAM, nicht 1152MB (und da hatten viele andere weniger). Also kann man alles, was ich damals gemacht habe, im L3 Cache eines einzigen Ryzen-CCDs halten. Auf 1024MB kam ich erst mit dem System von 2003 (und da hatte ich mir zuerst auch nur 512MB geleistet).

Themenwechsel: Koennte AMD die Zen4c-Chiplets mit je 16 Kernen mit dem Ryzen-IOD kombinieren und so 16 Kerne mit einem CCD oder 32 Kerne mit zwei abdecken? Wenn ja, werden sie es machen?

https://www.facebook.com/die90er/photos/die-1-gb-festplatte-sichert-auch-grösste-dateien-werde-fan-von-die-90er-wisst-ih/10155649895470939/

Ergänzung (18. Oktober 2022)

Aber warum sollte ein einzelner Zen4-Kern auf einem Zen4c weniger Leistung haben?



Also ich sehe einen genauso grossen Cache pro CCD, aber dafuer doppelt soviele Kerne.



Nein, aber warum sollten sie sich auf dieselbe Flaeche beschraenken? Ich gehe davon aus, dass der Zen4c-CCD entsprechend (um 8 Zen4-Kerne) groesser ist als der Zen4-CCD.

Ja, entsprechend 8 Zen4-Kernen in N4, dass wurde bisher wohl bei der Berechnung übersehen.
BTW AMD hatte mal angekündigt Zen4 und Zen4c auf einem Substrat zu Produzieren (Wie jetzt geschehen), vlt. geben sie es ja auch für den Desktop aus.
Als Competition zu Biglittle bei Intel würde es ja Sinn machen.
Dadurch hätte man in MT-Anwednugen wieder den gewohnten Abstand zu Intel.

Zumal diese Anwendungen in der Regel weniger vom Chache profitieren und sollte doch mehr Chache benötigt werden, ist auf den Desktopchips immer noch Platz für ein Chache-Chiplet mit extra 3D-Chache.
Das währe BTW eine schöne Vorstellung.
8 Zen 4 Kerne mit hoher Taktung (genug Platz für den Wäremtransport) + 16 Zen4c-Kerne mit 200-300 Mhz weniger und dazu ein Chiplet mit richtig viel Chache, so 256 MB

Viele Grüße

 

[Dale Nixon]

Zen4c ist rein für die Cloud gedacht. Wo bislang maximal 64 VMs (= Kunden) pro CPU verkauft werden konnten, werden nun 128 VMs verkauft werden können. Da viele dieser VMs auch einfach nur den Großteil der Zeit vor sich hinidlen, ist die etwas geringere Leistung pro Kern auch kein großes Problem.

Im Desktop macht das keinen Sinn, weil 99,9% der Heimanwender nicht annähernd so viele Kerne brauchen.

 

[ETI1120]

https://www.facebook.com/die90er/photos/die-1-gb-festplatte-sichert-auch-grösste-dateien-werde-fan-von-die-90er-wisst-ih/10155649895470939/

Ergänzung (18. Oktober 2022)

Ja, entsprechend 8 Zen4-Kerne in N4, dass wurde bisher wohl bei der Berechnung übersehen.

Ob N4 oder N5 angekündigt wird spielt keine Rolle. Es ist meist eh nur Marketing. AMD verwendet sowie so keinen Standardprozess.

BTW AMD hatte mal angekündigt Zen4 und Zen4c auf einem Substrat zu Produzieren (Wie jetzt geschehen), vlt. geben sie es ja auch für den Desktop aus.

AMD hat nichts dergleichen angekündigt.
Das waren Gerüchte.

AMD hat Bergamo mit Zen 4c angekündigt. Das war's.

Ich weiß nicht was Du mit Substrat meinst. Es gibt keinen Hinweis dass es jemals einen Die gegen wird der aus Zen 4 und Zen 4c besteht.

Substrat so wie ich es keine ist das Teil auf dem die Chips per Flipchip montiert werden. Aber auch hier kenne ich keine Aussage von AMD dass es eine Mischbestückung geben wird. Es ergibt auch keinen Sinn.

Es gibt ein Patente über 2 Kerne die per L2-Cache gekoppelt sind. aber das hat mit Zen

Als Competition zu Biglittle bei Intel würde es ja Sinn machen.
Dadurch hätte man in MT-Anwednugen wieder den gewohnten Abstand zu Intel.

BigLittle ist ein Notbehelf. Intel kann in den modernen Prozessen keine großen Chips produzieren. BigLittle klappt in einigen Fällen richtig gut in anderen weniger.

Wie schon öfters gesagt hat AMD kein Problem mit der Anzahl der Kerne, sondern damit wir AMD die Kerne organisiert. Und das wird mit Zen 4c nicht gelöst.

 

[Lamaan]

Hallo, viel Text von Dir, aber ich bin jetzt leider zu müde um da viel zu zu sagen.
Nur so viel, 4n ist wensentlich teurer als 5n. Es macht also aus 3 Gründen einen Unterscheid. Preis, Leistung, Platz.
Das kann man auch nicht wegdiskutieren, weil man eine andere "Meinung" hat.

Zum Thema "Substrat" gibt es viele Infos, einfach mal googlen.
Ps. ich verstehe nicht ganz warum Du mir mit Basisinfos zu den Themen kommst, alá "AMD hat keinen Standard und warum Intel Biglittle gemacht hat". Das hat doch nix mit meinem Beitrag zu tun.

Viele Grüße

 

[Donnerkind]

bis zu 2,6 mal schneller sein

Einspruch, Euer Ehren. Die Grafik sagt "2.6x", folglich ist er 2,6 mal so schnell, nicht 2,6 mal schneller. Das mag sprachliche Korinthenkackerei sein, ist aber inhaltlich ein deutlicher Unterschied.

 

[latiose88]

Einspruch, Euer Ehren. Die Grafik sagt "2.6x", folglich ist er 2,6 mal so schnell, nicht 2,6 mal schneller. Das mag sprachliche Korinthenkackerei sein, ist aber inhaltlich ein deutlicher Unterschied.

Das heißt also das er ausgehend von dem einen Produkt so viel schneller ist, nicht von anderen Produkten. Das schmälert dann ja die Steigerung dann.

 

[Convert]

IMO ist die Größe der Kerne ist bei AMD nicht der limitierende Faktor, sondern die Organisation von 8 Kernen in einem CCX.

• Die Anzahl der Kerne im CCX zu steigern erfordert AFAIK einen hohen schaltungstechnischen Aufwand und kann die Latenz des L3-Caches erhöhen. Außerdem wird die Kommunikation im CCX desto ineffizienter je mehr Kerne im CCX sind.

Vielleicht wäre hier in Zukunft der Ansatz über 3D-Cache interessant um die Kommunikation zwischen den Kernen zu verbessern, wenn man über 8 Kerne hinausgeht? Statt wie aktuell mit 3D-Cache einfach den L3-Cache zu vergrößern, könnte man ja auch den 3D-Cache als L4-Cache aufbauen, auf den wiederum zwei CCX aus dem selben CCD/Chip zugreifen können. Also 16-Kerne in zwei CCX auf einem Chip und den L4-Cache drüber gepackt, damit die zwei CCX unter einander Daten teilen können und nicht über den I/O-Die mit einander kommunizieren müssen.

Wenn man das ganze bei einer mobilen APU umsetzen würde, könnte man man bei der RDNA-GPU auch noch den L4-Cache quasi als Infinity Cache nutzen und so auch die IGPU-Performance steigern.

Je mehr Kerne eine CCD hat, desto unwirtschaftlicher werden die 6-Kern-CPUs.

Dann ist halt irgendwann der 8-Kerner der Einstieg. Irgendwann ist der reine 6-Kerner eh nicht mehr konkurenzfähig, den bei Intel kommen noch die E-Cores dazu, auch schon beim i5 13400. Oder man muss wie Intel zwei unterschiedliche Chips auflegen. Intel hat ja auch immer wieder High Core Count Chips und Low Core Count Chips...

Zen 5 wird so viele Änderungen bringen, dass die Frage, ob AMD Zen 5c für den Desktop oder Notebook bringen wird eine der langweiligsten Fragen ist.

Ja, da müssen wir uns aber noch über ein Jahr gedulden.

 

[ETI1120]

Vielleicht wäre hier in Zukunft der Ansatz über 3D-Cache interessant um die Kommunikation zwischen den Kernen zu verbessern, wenn man über 8 Kerne hinausgeht?

Die Organisation, dass 8 Kerne auf einen gemeinsamen L3-Cache von 32 MByte zugreifen, ist eines der Merkmale, die die Zen 3 Architektur ausmachen.

Statt wie aktuell mit 3D-Cache einfach den L3-Cache zu vergrößern, könnte man ja auch den 3D-Cache als L4-Cache aufbauen, auf den wiederum zwei CCX aus dem selben CCD/Chip zugreifen können.
Also 16-Kerne in zwei CCX auf einem Chip und den L4-Cache drüber gepackt, damit die zwei CCX unter einander Daten teilen können und nicht über den I/O-Die mit einander kommunizieren müssen.

Ein L4-Cache bei CPUs gabs es bisher sehr selten. Andererseits Bringt 3D viele neue Möglichkeiten.

Zur Kopplung der CCX über den IOD: Man muss immer das ganze im Auge behalten. Es hatte seinen Grund, warum AMD bei Zen 2 über den CCD gegangen ist.

Die Zen 2 Epyc Server CPUs waren aus NUMA Sicht erheblich einfacher aufgebaut als die Zen. So wie ich es verstehe, war alle CCX im IOD kommunizieren zu lassen einer der Schlüssel. Eine Kommunikation auf dem CCD führt so wie ich es verstehe zu einer weiteren NUMA Distance.

Next Plattform

Zen 4c wird für Server entwickelt. Eine Nutzung in anderen Anwendungsfällen ist bisher reine Spekulation.

Wenn man das ganze bei einer mobilen APU umsetzen würde, könnte man man bei der RDNA-GPU auch noch den L4-Cache quasi als Infinity Cache nutzen und so auch die IGPU-Performance steigern.

Bei der APU ist es eine interessante Überlegung und entspräche dem System Level Cache der M1 von Apple.

Bei AMD sind die APUs die Einstiegschips, da kann ein 3D-Cache nur eine Differenzierungsoption sein, nie ein Kernfeature.

Dann ist halt irgendwann der 8-Kerner der Einstieg. Irgendwann ist der reine 6-Kerner eh nicht mehr konkurenzfähig, den bei Intel kommen noch die E-Cores dazu, auch schon beim i5 13400.

Das ist nicht das Problem, sondern die Kosten. Konkurrenzfähig ist immer eine Frage von Preis und Leistung. Die Organisation der Architektur bei AMD war von Anfang an darauf ausgelegt bei den Servern gut zu funktionieren. Das hatte lange auch auf dem Desktop gut funktioniert.

Oder man muss wie Intel zwei unterschiedliche Chips auflegen. Intel hat ja auch immer wieder High Core Count Chips und Low Core Count Chips...

Das war schon immer der Vorteil von Intel, dass sie die Kapazität hatten viele Chipdesigns zu machen. Damit konnten sie den Markt besser abdecken und die Die-Fläche effizienter nutzen. Das war im übrigen auch der Vorteil von Nvidia, mehr Designs zu haben.

Ja, da müssen wir uns aber noch über ein Jahr gedulden.

Zen 4c wurde von AMD nicht für den Desktop angekündigt. Während AMD Zen 5 für den Desktop angekündigt wurde.

Im übrigen bin ich sehr auf Phoenix gespannt, und der kommt vor Bergamo.
Was bringt die GPU? was bringt die AIE? ...

 

[latiose88]

Cool was kann man denn von Zen 5 erwarten an Verbesserungen und naja kaum sind die einen mal irgendwie angekommen schon kommen nicht mehr lange der Nachfolger. So kann man die kauferschicht auch splitten. Und damit sinken ja die verkaufszahlen. Denn wer kauft nun noch was von epic oder threadripper pro wenn es nicht mehr lange den Nachfolger schon kommen wird. Da will man ja das letzte bißchen mehr leistung ja auch mit nehmen wenn man es kann. Eben das maximum aus dem ganzen herausholen was geht.

 

[bienemaya69]

@SVΞN : Deine Tabelle scheint die falschen Basistaktfrequenzen bei den F Prozessoren zu enthalten. Es sollten die CPUs mit der kleinsten Kernzahl die höchste Basistakfrequenz haben.

 

[chorn]

hatte schon mal jemand konkrete Benchmarks vor Augen? Ich meine vor allem 7000er vs 9000er Serie. Gucke ich mir einen 16-Core an kostet der 9x einfach drei mal so viel. Aber liefert der auch drei mal so viel Leistung? Mainboards sind dann auch noch teurer. Und Threadripper gibt auch noch. Serverfeatures interessieren mich erstmal nicht, nur Leistung.