Wenn man sich die Präsentation zu Quartal 4/2021 vom 1., Februar 2022 ansieht:
- Highlights Computing und Grafik
- Vorschau auf die Desktop-Prozessoren der Ryzen 7000-Serie, die in der zweiten Jahreshälfte 2022 auf der 5-nm-"Zen 4"-Architektur basieren
- Ryzen Prozessoren mit AMD 3D V-CacheTM Technologie angekündigt
- Highlights Enterprise, Embedded und Semicustom
- Vorschau auf EPYC-Prozessoren der 4. Generation mit dem Codenamen "Genoa", die später im Jahr 2022 erscheinen und bis zu 96 "Zen 4"-Kerne aufweisen
mit Speicher und I/O der nächsten Generation
- Angekündigte EPYC-Prozessoren der 4. Generation mit dem Codenamen "Bergamo", die im ersten Halbjahr 2023 erscheinen und bis zu 128 Kerne und
Leistungseffizienz für die Cloud bieten
Im Conference Call gab es diese Nuance ebenfalls. D. h. AMD sagt dass Genua im Jahr 2022 kommt, legt sich aber bei Ryzen auf das 2. Halbjahr fest.
Mein Schluss: Zen4 wird in den üblichen 15 bis 18 Monaten fertig. Das Release von Ryzen 7000 wird alleine von den Preisen und der Verfügbarkeit von DDR-5-RAM bestimmt.
Wenn AMD den Zen 4 zu weit nach hinten schiebt, wird der Abstand zu Zen 5 zu klein.
Zen 5 wird vom 2. CPU-Team entwickelt. Das Team das Zen 3 und Zen 4 entwickelt hat wird sich wohl schon Zen 7/Zen 8 widmen.
ZenMasterTM schrieb:
Kann man auch irgendwie Hintergründe zu diesem Twitter-Typen nennen?
Anonymität ist die Grundvoraussetzung, um dauerhaft solide Leaks herausgeben zu können. Wenn die Identität auffliegt bekommt diese Informationen nicht mehr.
Zur Zuverlässigkeit von Leakern siehe auch:
https://www.reddit.com/r/hardware/comments/nsjdmy/hardware_leak_tracker_the_whos_who_of_leaks/
Greymon55 und ExecutiveFix sind in dieser Übersicht nicht enthalten. Auf ihren Leaks beruht ein großer Teil der Berichterstattung zu Zen 4 und RDNA3.
Kuestennebel79 schrieb:
Wo bleibt der 5800x3d? Für alle mit am4 und ryzen 1000, 2000 und 3000 auf jeden Fall eine Überlegung wert.
Was hat der 5800x3d mit Zen4 zu tun?
Ich würde jetzt nicht sehr hohe Stückzahlen vom 5800x3d erwarten.
MilanX wird bereits ausgerollt, und diese werden wohl den größten Teil des Volumens Zen3d-CCDs abbekommen.
HanneloreHorst schrieb:
AMD scheint auf Alder-Lake reagieren zu müssen und man muss auch ehrlich sagen, sowohl in der IPC/Multithread als auch in Power-Budget Modes mit niedriger TDP (nicht maximaler Auslastung) kann Alder-Lake an Zen3 und Zen3D(nach bisherigen Benchmarkleaks) recht spielerisch und locker vorbeiziehen.
Das sieht
Chips&Cheese beim Vergleich mit
Zen 2 deutlich differenzierter
Inxession schrieb:
Haben die Ryzen 7000 dann alle von vornherein 3D Cache?
Diese Frage hat Mike Clark im Interview bei anadtech eindeutig mit
"Nein" beantwortet.
Der 3D V-Cache ist als Standardlösung für den Desktop zu teuer.
Ich gehe davon aus, dass es auch bei Zen 4 Versionen mit 3D V-Cache geben wird.
Aber ich erwarte die vor allem bei den Servern.
HanneloreHorst schrieb:
Ich vergleiche hier vor allem die Effizienz von M1X, Alder Lake und Zen.
Selbst mit gedrosselter TDP liegt Alder-Lake in Sachen Leistung vor AMD.
Siehe oben.
BxBender schrieb:
Warum sollten die den Käse vorziehen?
- Halbleiterprodukte werden im Gegensatz zu Käse nicht würziger, wenn man sie lange lagert.
- Hier wird nichts vorgezogen, es scheint nur herauszukommen, dass die Spekulationen auf einen Start im Q4 2022 wohl doch nicht so fundiert sind.
BxBender schrieb:
DDR5 ist kaum verfügbar und viel zu teuer!
Wenn ich in den Preisvergleich schaue, gibt es schon viele Angebote.
Die Preise sind noch sehr hoch. Aber es kommt deutliche Bewegung in die Sache
AMD hat für den Ryzen 6000 Desktop gesagt, dass der Start von Preis und Verfügbarkeit von DDR5-RAM abhängt.
Dies gilt auch für Zen 4, aber hier ist es nicht ganz so kritisch.
BxBender schrieb:
Zen 3+ wär sowas von die richtige Markpositionierung für die ersten 3 Quartale.
Millionen Aufrüstwillige bekämen ihre Produkte, worauf sie gewartet haben.
Beim Desktop sehe ich Zen3d als Technikdemonostration.
Es gibt vielen eine Updateoption, aber es wird nicht billig.
Ich gehe davon aus, dass AMD mit dem Erscheinen von Zen3D für die Zen3-CPUs neu festlegt. Und deshalb will sich AMD nicht auf einen genauen Termin festlegen.
Smartin schrieb:
Das ist doch alles Quark und soll die Konsumerschaft nur bei Laune halten.
Welche Kundschaft, die von Greymon55?
Zen3D setzt ein Ausrufezeichen auf die Langlebigkeit von AM4.
Ich erwarte, dass AMD aus den Schwächen von AM4 gelernt hat und AM5 gleich so konzipiert, dass dieses Hick-Hack bei den Updates ausbleibt.
Colindo schrieb:
Wäre nach dem "normalen" Rhythmus von 15 Monaten nicht eh ein Termin Anfang des Jahres dran gewesen?
AMD redet öfters von 15 bis 18 Monaten, und das wären Februar bis Mai.
Colindo schrieb:
So gesehen ist Zen 4, wenn es im Sommer erscheint, nur 4-6 Monate "verspätet". Ich halte den hier vermuteten Plan also für sehr wahrscheinlich.
Ich gehe von folgender Reihenfolge aus,
- Lieferung von EPYC 7oo4 an die DataCenter-Kunden
- Ankündigung und Auslieferung von Ryzen 7000
- Offizielle Vorstellung von EPYC 7oo4 (für die Enterprise-Kunden)
Bei Zen 3 waren waren die beiden erste Schritte so ziemlich gleichzeitig. Nur bei einem sehr frühen Termin könnte es bei Zen 4 ähnlich wie bei Zen 3 laufen.
Colindo schrieb:
Vorstellung zur Computex, Verkauf im August.
Ich kann mir eigentlich nicht vorstellen, dass AMD am 5. Mai nichts zu Ryzen 7000 bzw. AM5 sagt. Aber das muss nicht die Vorstellung sein.
Eine Vorstellung zur Computex halte ich für einen guten Tipp. Ein Verkaufsstart im August passt jedoch nicht dazu, das ist viel zu spät.
Taxxor schrieb:
Und genau das macht mich neugierig, wie stark AMD bei Zen4 die Gaming Performance steigern kann, wenn der L3 gleich groß bleibt, wie bei Zen3.
Die zusätzlichen ~18%, die man beim 5800X3D rein durch den Cache bekommen soll, fallen bei einem 7800X dann ja direkt mal wieder weg und ich denke Zen3D wird näher an Zen4 sein, als an Zen3.
AMD wird sich etwas dabei gedacht haben den 5800X3D und MilanX mit Zen 3 auf den Markt zu bringen.
Es ist doch klar, dass alle Vergleiche von Zen 4 und Zen 3 den Zen 3D mit einbeziehen.
In Zen 4 gehen viele Änderungen ein:
- Die Zen-4-CCDs werden auf einem neuen Prozess hergestellt. Dieser ist für HPC ausgelegt.
Ich halte es für sicher, dass TSMC für AMD eine Spezialsoße anrührt. Wie sich weit dieser AMD-Prozess sich vom offiziellen N5-HPC-Prozess unterscheidet, wissen nur eingeweihte.
- Verbesserungen im CCD
- Verbesserungen im IOD
- Verbesserungen in der Kommunikation zwischen IOD und CCD
- Verbesserungen durch den Wechsel auf DDR-5
Das ist eine lange Liste. Zwischen Zen 2 und Zen 3 gab es eigentlich nur Änderungen im CCD. Selbst wenn es dieses Mal in der Architektur nur geringe Änderungen gibt können sich die Prozentchen hier und da doch zu einem ordentlichen Performance zuwachs summieren.
Bei einigen dieser potentiellen Faktoren gibt es Informationen bzw. klare Indizien, bei anderen wenig oder gar nichts.
Leistung des neuen Prozesses
AMD hat am 8. 11. für den neuen 5 nm Fertigungsprozess folgenden Daten im Vergleich zum bisher verwendeten 7 nm Prozess genannt:
- Doppelte Dichte
- Doppelte Energieeffizienz
- 1,25-fache Performance
Die 1,25-fache Performance, so wie ich es verstehe, speist sich aus höherer Taktfrequenz und kürzeren Signalwegen (u. a. Latenz). Wenn Du nur einen geringen Gewinn aus der Taktfrequenz erwartest, kommt der überwiegende Teil des Performancezuwachses aus den kürzeren Signalwegen.
Einschub:
Diese Zahlen scheinen zu den Angaben von TSMC zum Wechel von 7 nm auf 5 nm nicht zu passen. Ich habe dafür folgende mögliche Erklärungen:
Bei 7 nm hat TSMC keine Prozessvariante für HPC angeboten. Bei 5 nm und 3 nm bietet TSMC spezielle HPC-Prozesse an. Bei 7 nm hat AMD durch Anpassen Designrules höhere Frequenzen ermöglicht. Das lief wenn ich raten darf auf eine Reduzierung der Packungsdichte heraus.
Bei 5 nm haben AMD, TSMC und der EDA-Toolhersteller gemeinsam daran gearbeitet haben, die Frequenzen hoch zutreiben. Damit stehen außer mehr Abstand (geringere Packungsdichte) auch Optimierungen (Höhe, Form, Kontakte ...) an den Transistoren selbst zur Verfügung.
Die Standardangaben bezieht TSMC auf ein Standarddesign. Das sind oft Arm-Kerne. Diese arbeiten in anderen Frequenzbereichen wie die Zen-Kerne und könnten von der Architektur her anders skalieren.
Es ist möglich dass AMD hier nicht nur den Halbleiter-Prozess, sondern weitere Änderungen bei der Herstellung berücksichtigt.
Informationen/Gerüchte zum CCD
Zum CCD gibt es bisher nur die Information aus dem Gigabyte-Hack, auf den Du dich offensichtlich auch kennst
- Änderungen
- Caches
- Unterstützung von AVX-512, Umfang ist unklar zeigen.
- Die CCDs sollen allerdings nur ein bisschen kleiner werden. Was mich wundert.
Mir ist schon klar dass SRAM bei einem Shrink erheblich schlechter als die Logik skaliert.
Die Änderungen zu den Caches fasst
Chips&Cheese wie folgt zusammen:
Was aus diesen Zahlen nicht hervorgeht wie sich die Latenzen beim Zugriff auf Caches und Speicher ändern.
Verbindung zwischen IOD und CCD
Aus dem Gigabyte-Hack ist auch bekannt, dass die Anbindung zwischen IOD und CCD breiter wird.
Mehr elektrische Leistung
Der Sockel AM4 war für eine TDP von 105 W ausgelegt.
Der Sockel AM5 ist für eine TDP von 170 W ausgelegt.
Ein großer Teil der zusätzlichen Pins im Sockel AM5 werden für die höhere elektrische Leistung benötigt.
Der Sockel AM5 hat das Potential CPUs mit erheblich mehr Kernen zu unterstützen.
AMD kann dieses Potential aber auch dafür verwenden, Zen 4 bis über die Kotzgrenze zu jagen.
Mutmaßungen über das Packaging
Zen 2 und Zen 3 sitzen als Flip-Chip*) auf einem klassischen organischen Substrat. Deswegen benötigen CCD und IOD große Kontakte (Solderballs). Wegen der vielen Solderballs muss das IOD mit einer großen Kontaktfläche hergestellt werden. Da das IOD viel Fläche benötigt, lohnt sich nicht einen teuren Prozess zu verwenden. Deshalb wird AMD auch in Zukunft das IOD mit einem größeren Node als die CCDs herstellen.
*) Aktive Seite die Die, zeigt auf den Sockel, beim Klassischen Wirebonding zeigt die die aktive Seite des Die nach oben, weg vom Sockel
Das neue Verfahren beim Packaging bietet neben einer höheren Kontaktdichte auch bessere elektrische Eigenschaften.
Ob AMD die Vorteile, die sich aus dem neuen Packaging ergeben, bereits in die oben genannten Zahlen zum Prozess eingebaut hat, ist möglich aber nicht sicher.
Noch eine Anmerkung
Im neuen Packaging-Prozess werden für den sogenannte RDL (ReDistribution Layer) organische Substrate verwendet. Beim Produktionsprozess können jedoch erheblich feinere Strukturen hergestellt werden als es bei klassischen PCB-Prozessen möglich ist. Unter den RDL kommen Solderballs wie sie für klassische organische Substrate benötigt werden. RDL + Chiplet werden mit dem klassischen FlipChip-Prozess auf ein organisches Substrat gesetz. Der RDL ist sehr dünn. Der doppelt geschichtete Aufbau des Substrats fällt nur dann auf, wenn man sich die ganze Sache im Detail anschaut.
Da zahl ich lieber 2K für einen Cybex/Bugaboo Kinderbuggy als das ich das in eine GPU stecke.
