cm87
Mr. RAM OC
- Registriert
- Apr. 2018
- Beiträge
- 8.946
Reviews:
RAM OC auf Ryzen 3000 im Test - Computerbase
Micron E-Die ICs im Test - Computerbase
Samsung B-Die ICs im Test - Computerbase
Micron B-Die ICs im Test - Computerbase
AMD Ryzen trifft Hynix, Samsung und Micron - Hardwareluxx (@Reous)
RAM OC ist hauptsächlich auf Discord zu finden:
https://discord.gg/ramoc
https://discord.gg/suuzGGKgMP
Infos zu RAM OC bei @RYZ3N, @Ned Flanders, @Reous @Flynn82, @nospherato , @Baal Netbeck, @Nero1, @ZeroCoolRiddler, @Stuxi, @Dragonheart69, @stinger2k, @drnkn und meine Wenigkeit. Vielen Dank nochmals an die oben genannten Jungs für die Unterstützung hier im Thread!
Anleitung für RAM OC
RAM OC Anleitung (2.20) - Computerbase
Egänzung zu den Timings:
tCL = Skaliert über die Spannung
CL14 kann bei 3800 bei vielen ICs eine sehr hohe Spannungserhöhung nach sich ziehen
tRCD = skaliert gefühlt nur bei den BDies über die Spannung
tRCDRD = tCL + 2 bzw. tCL + 1; bei Edies (und auch anderen ICs) auch mal + 3 oder + 4
tRCDWR = kann auch weit unter tCL stehen, bringt aber keine Vorteile (Performance)
tRP = tCL; tCL + 2;
(je nach ICs - skaliert zumindest bei Samsung Bdies über die Spannung)
tRAS = Safe mit tCL + tRCD(RD); Straff mit 2x tCL oder 2x tCL -2; Extrem 2x tCL - 4;
tRC = Safe mit tCL(tRP) + tRCDRD + tRAS; Straff mit tCL(tRP) + tRAS
(Hier spielen vor allem die verbauten ICs eine große Rolle!)
tFAW = Min. 4xtRRDS - besser 6x für mehr Stablität
tRRDS/tRRDL = Safe bei 6/8; Straff bei 4/6; Extrem bei 4/4;
tWR = Safe bei 16; Straff bei 12; Extrem bei 10;
tWTRS/tWTRL = Safe bei 4/12 oder 5/10; Straff bei 4/8;
tRFC = je nach verbauten ICs
(skaliert bei Samsung Bdies super über die Spannung; auch bei Hynix CJR Modulen; bei Micron Edies gar nicht)
tRTP = Safe bei 14; Straff bei 10; Extrem bei 6;
tCWL = Safe bei = tCL; Straff bei tCL - 2
(Bei GDM OFF dann tCL - 1)
*SCL = Safe bei 4/4; Straff bei 3/3; Extrem bei 2/2;
(hab die 2 nur bei Samsung Bdies gesehen/stabil bekommen)
(Zusatz von Reous: DJR können auch ScL Werte von 2. Bei guten CJR kannst du auch mit dem zweiten twrwrscl Wert auf 2 runter. Gilt nur für 8gbit ICs)
CL14 kann bei 3800 bei vielen ICs eine sehr hohe Spannungserhöhung nach sich ziehen
tRCD = skaliert gefühlt nur bei den BDies über die Spannung
tRCDRD = tCL + 2 bzw. tCL + 1; bei Edies (und auch anderen ICs) auch mal + 3 oder + 4
tRCDWR = kann auch weit unter tCL stehen, bringt aber keine Vorteile (Performance)
tRP = tCL; tCL + 2;
(je nach ICs - skaliert zumindest bei Samsung Bdies über die Spannung)
tRAS = Safe mit tCL + tRCD(RD); Straff mit 2x tCL oder 2x tCL -2; Extrem 2x tCL - 4;
tRC = Safe mit tCL(tRP) + tRCDRD + tRAS; Straff mit tCL(tRP) + tRAS
(Hier spielen vor allem die verbauten ICs eine große Rolle!)
tFAW = Min. 4xtRRDS - besser 6x für mehr Stablität
tRRDS/tRRDL = Safe bei 6/8; Straff bei 4/6; Extrem bei 4/4;
tWR = Safe bei 16; Straff bei 12; Extrem bei 10;
tWTRS/tWTRL = Safe bei 4/12 oder 5/10; Straff bei 4/8;
tRFC = je nach verbauten ICs
(skaliert bei Samsung Bdies super über die Spannung; auch bei Hynix CJR Modulen; bei Micron Edies gar nicht)
tRTP = Safe bei 14; Straff bei 10; Extrem bei 6;
tCWL = Safe bei = tCL; Straff bei tCL - 2
(Bei GDM OFF dann tCL - 1)
*SCL = Safe bei 4/4; Straff bei 3/3; Extrem bei 2/2;
(hab die 2 nur bei Samsung Bdies gesehen/stabil bekommen)
(Zusatz von Reous: DJR können auch ScL Werte von 2. Bei guten CJR kannst du auch mit dem zweiten twrwrscl Wert auf 2 runter. Gilt nur für 8gbit ICs)
Anhänge
Zuletzt bearbeitet:
(BBCode-Bugs im Inhaltsverzeichnis korrigiert)