News AMD: Von fingernagelgroßen Chipsätzen und kleinen Ryzen
- Ersteller Volker
- Erstellt am
- Zur News: AMD: Von fingernagelgroßen Chipsätzen und kleinen Ryzen
Krautmaster
Fleet Admiral
- Registriert
- Feb. 2007
- Beiträge
- 24.408
Sowohl AMD AM4 als auch Intels Mainstream Plattform ist mit PCIe Gen3 4x an dem Chipsatz angebunden, ganz gleich wie viele PCIe Lanes der Chipsatz selbst bietet. Das ist zwar ein Flaschenhals bei einer Top End PCIe M.2 SSD aber diese wird bei AM4 wohl überwiegend direkt an der CPU betrieben, deswegen ist es top dass AMD hier 20 Lanes bereitstellt.
Weder Intel noch AMD können alle Lanes am Chipsatz voll ausfahren, was aber auch in 99% der Fälle Wurst ist außer man will zb 40G Lan am Chipsatz betreiben was kaum einer machen wird.
Ergo gehts hier mehr um die Anzahl der Lans und der damit verbundenen Schnittstellen selbst und da bietet AMD mit 4x PCIe Gen3 und 8x PCIe Gen2 meist dennoch mehr als genug. So sind zb 2x16x Ports für die GPUs dann im 8+8 Betrieb (von CPU) und darüber hinaus noch ein dritter Slot mit PCIe G3 4x vom Chipsatz angebunden, ein vierter mit bis zu 8x Gen 2.
Hier kann Intels Chipsatz theoretisch die Ports voll verdrahten und der Karte bis 16x bereitstellen, was aber nur der Kompatibilität zu gute kommt sofern diese zb als PCIe 8x Karte nicht mit 2x PCIe laufen sollte. (manche RAID Karten zB). Bandbreite Limitiert dann aber DMI wie bei AMD HT (aber wie gesagt erst ab 32GB/s interessant).
Viel schenken tut sich das nicht.
Sowohl bei Intel als auch bei AMD kann es da recht aufwendig sein im BIOS die Lans richtig zuzuteilen. Hab gesehn wie schlecht der Automatismus da teils greift. Selbst an meinem X99 + SLI lief dann meine GPU zb mit 8+4 (oder teils 1x) ohne dass man es wirklich mitbekommt, schlicht weil zb der 3. PCIe Slot auf CPU gestellt war und nicht Chipsatz und und M.2 SSD zusammen mit unnötigen SATA Express Ports verkapselt war... da war wirklich viel Try and Error angesagt bis man die recht schwammigen Settings so hatte dass zumindest 8+8 korrekt waren.
Ich denke dass ist der Grund wieso Intel so viele Lanes über den Chipsatz bereitstellt. Damit kann man jede Peripherie fix anbinden und das lästige Zuweisen entfällt, außer wenn man wirklich zb 3 GPU einsetzt oder so.
Wie wird den TB3 angebunden?
Weder Intel noch AMD können alle Lanes am Chipsatz voll ausfahren, was aber auch in 99% der Fälle Wurst ist außer man will zb 40G Lan am Chipsatz betreiben was kaum einer machen wird.
Ergo gehts hier mehr um die Anzahl der Lans und der damit verbundenen Schnittstellen selbst und da bietet AMD mit 4x PCIe Gen3 und 8x PCIe Gen2 meist dennoch mehr als genug. So sind zb 2x16x Ports für die GPUs dann im 8+8 Betrieb (von CPU) und darüber hinaus noch ein dritter Slot mit PCIe G3 4x vom Chipsatz angebunden, ein vierter mit bis zu 8x Gen 2.
Hier kann Intels Chipsatz theoretisch die Ports voll verdrahten und der Karte bis 16x bereitstellen, was aber nur der Kompatibilität zu gute kommt sofern diese zb als PCIe 8x Karte nicht mit 2x PCIe laufen sollte. (manche RAID Karten zB). Bandbreite Limitiert dann aber DMI wie bei AMD HT (aber wie gesagt erst ab 32GB/s interessant).
Viel schenken tut sich das nicht.
Sowohl bei Intel als auch bei AMD kann es da recht aufwendig sein im BIOS die Lans richtig zuzuteilen. Hab gesehn wie schlecht der Automatismus da teils greift. Selbst an meinem X99 + SLI lief dann meine GPU zb mit 8+4 (oder teils 1x) ohne dass man es wirklich mitbekommt, schlicht weil zb der 3. PCIe Slot auf CPU gestellt war und nicht Chipsatz und und M.2 SSD zusammen mit unnötigen SATA Express Ports verkapselt war... da war wirklich viel Try and Error angesagt bis man die recht schwammigen Settings so hatte dass zumindest 8+8 korrekt waren.
Ich denke dass ist der Grund wieso Intel so viele Lanes über den Chipsatz bereitstellt. Damit kann man jede Peripherie fix anbinden und das lästige Zuweisen entfällt, außer wenn man wirklich zb 3 GPU einsetzt oder so.
Wie wird den TB3 angebunden?
Zuletzt bearbeitet:
Und die Boardhersteller können noch Switchs verbauen, was die Anzahl erhöht aber sich eben die Bandbreite teilen. Also so ähnlich wie bei Intel direkt vom Chipsatz sich die 24 Lanes die Bandbreite zur CPU teilen. Vorteile bei Intel, wenn sie denn je praktisch bemerkbar sind, ist die Verteilung könnte flexibler von statten gehen, je nach dem, wie der Chipsatz intern arbeitet. Vorteil bei AMD wäre eine Einsparung von Leiterbahnen beim Chipsatz, dadurch evtl weniger Layer des PCBs (nicht unbedingt) und ein einfacheres Boardlayout. Kommunikation untereinander ist zu vernachlässigen, insbesondere bei Übertragung von einer zur anderen Lane, da PCIe vollduplex ist, also die Bandbreite in beiden Richtungen gleichzeitig voll ausgelastet werden können. Also da sehe ich keinen Vorteil von Chipsatzdirektverbindungen gegenüber die Verwendung eines Switchs. Letzten Endes wird man zu min 99% keinen Unterschied zwischen den Shared 24 Lanes bei Intel und den 4 (+8) Lanes bei AMD plus Switch bemerken. Selbst der "Flaschenhals" zwischen CPU und Chipsatz fällt für die meisten Anwendungen praktisch nicht auf. Bei AM4 ist jetzt der Vorteil gegenüber 1151, dass die Ryzen-CPUs noch zusätzliche 4 Lanes mit bringen, um damit SSD(s) zu verbinden, die dann nicht noch die Bandbreite zum Chipsatz mit allen anderen teilen muss/müssen. Des weiteren können die Ryzen auch direkt USB 3.0 (oder 3.1 Gen1, beides jetzt schon gelesen), sodass beispielsweise eine Übertragung von diesem USB auf die (Haupt-)Festplatte nicht über dem Chipsatz läuft. Dann ist noch anzuführen, dass der AMD-Chipsatz bereits nativ USB 3.1 Gen2 unterstützt, wo bei Intel dafür ein Zusatzcontroller nötig ist, der auch dann schon Lanes kostet.
Ich denke, mindestens 95% der Nutzer werden in der Praxis Seitens der Lanes keinen Unterschied zwischen AM4 und 1151 feststellen.
@Krautmaster:
PCIe bildet die Basis für Thunderbolt, genauso wie bei M.2/SATAe. Also nahezu direkt mit den Lanes.
Ich denke, mindestens 95% der Nutzer werden in der Praxis Seitens der Lanes keinen Unterschied zwischen AM4 und 1151 feststellen.
@Krautmaster:
PCIe bildet die Basis für Thunderbolt, genauso wie bei M.2/SATAe. Also nahezu direkt mit den Lanes.
Zuletzt bearbeitet:
zandermax
Captain
- Registriert
- Sep. 2010
- Beiträge
- 3.114
Glaubt ihr eigentlich, dass AMD deshalb nichts über Ryzen rauslässt, weil sie noch nicht zufrieden mit der Qualität waren?
Sonst gibt es doch keinen Grund so viele Informationen zurückzuhalten. Vielleicht wollten sie erstmal sehen, wo sie mit dem Takt noch hinkommen, bevor sie irgendetwas vorzeitig fest machen. Versprechungen machen, die sie nicht halten können, oder ihr Produkt unter Wert verkaufen...
Sonst gibt es doch keinen Grund so viele Informationen zurückzuhalten. Vielleicht wollten sie erstmal sehen, wo sie mit dem Takt noch hinkommen, bevor sie irgendetwas vorzeitig fest machen. Versprechungen machen, die sie nicht halten können, oder ihr Produkt unter Wert verkaufen...
MSI to manufacture 20 different model RYZEN motherboards
http://www.guru3d.com/news-story/msi-to-manufacture-20-different-model-ryzen-motherboards.html
http://www.guru3d.com/news-story/msi-to-manufacture-20-different-model-ryzen-motherboards.html
Naja diese Diskussionen zwischen dem 1151 und dem AM4 begreife ich nicht so ganz. 1151 bietet 20Lanes an, AM4 24Lanes plus USB Gedöns.
Über ihre Chipsätze hat AMD nicht verlauten lassen außer ihre Anbindung zur CPU und die ist genau gleich zum Intel Chipsatz. Bandbreite bleibt Bandbreite.
Der Vorteil der Southbridge(DMI) ist doch, dass der Datenverkehr dynamisch gesteuert wird.
Schließe ich einen M2 Slot direkt an die CPU an, blockiert sie immer 4 Lanes, ob sie was tut oder nicht.
Nachteil von DMI ist, wenn mehr Bandbreite benötigt wird, ist nicht mehr drin. Und da kann man 100Lanes an die Southbridge knallen, es bringt nichts. Genauso wäre es, wenn AMD sagen würde, wir haben 20 CPU Lanes und 1000Southbridge Lanes, aber die Southbridge hat nur eine PCIex 3.0 x4 Anbindung.
Die 24 Lanes des Intel DMI sind Augenwischerei.
Schon immer wurden rein quantitativ mehr Lanes vom Mobo zu Verfügung gestellt als die CPU besitzt. Durch Switchs und Controller ist im Prinzip alles Möglich...
Das Gleiche wäre, wenn ich behaupten würde, jedes Gerät an einer Thunderbolt 3 Schnittstelle kann 40GBit/s übertragen.
Über ihre Chipsätze hat AMD nicht verlauten lassen außer ihre Anbindung zur CPU und die ist genau gleich zum Intel Chipsatz. Bandbreite bleibt Bandbreite.
Der Vorteil der Southbridge(DMI) ist doch, dass der Datenverkehr dynamisch gesteuert wird.
Schließe ich einen M2 Slot direkt an die CPU an, blockiert sie immer 4 Lanes, ob sie was tut oder nicht.
Nachteil von DMI ist, wenn mehr Bandbreite benötigt wird, ist nicht mehr drin. Und da kann man 100Lanes an die Southbridge knallen, es bringt nichts. Genauso wäre es, wenn AMD sagen würde, wir haben 20 CPU Lanes und 1000Southbridge Lanes, aber die Southbridge hat nur eine PCIex 3.0 x4 Anbindung.
Die 24 Lanes des Intel DMI sind Augenwischerei.
Schon immer wurden rein quantitativ mehr Lanes vom Mobo zu Verfügung gestellt als die CPU besitzt. Durch Switchs und Controller ist im Prinzip alles Möglich...
Das Gleiche wäre, wenn ich behaupten würde, jedes Gerät an einer Thunderbolt 3 Schnittstelle kann 40GBit/s übertragen.
Cyberfries
Lt. Junior Grade
- Registriert
- Juni 2016
- Beiträge
- 391
zandermax schrieb:
Aktuell ist AMD soweit ich weiß im F4-Stepping, man will wohl Bugs um jeden Preis verhindern.
Außerdem wollte man zum Marktstart ein sehr breites Portfolio anbieten und Lieferengpässe vermeiden.
Bedeutet, dass der Termin langfristig geplant ist mit den Partnern.
Selbst wenn AMD schneller könnte, muss man auf die Partner auch Rücksicht nehmen.
Krautmaster
Fleet Admiral
- Registriert
- Feb. 2007
- Beiträge
- 24.408
@ D708
wie gesagt gehts bei den 24Lanes wohl eher um die flexiblere Aufteilung und Zusatzchips. Klar kann man wieder einen PCIe Switch verbauen der aber schon ne höhere TDP hat als der Chipsatz selbst. Aber ansonsten gebe ich Ozmog recht, er hat es schön erklärt. Der Faschenhals DMI / HT fällt kaum auf da man selten 32GBit/s auslastet (eben vielleicht gar noch ne M.2 SSD). AM4 hat hier den Vorteil dass diese SSD noch mit an der CPU hängt.
Dass AM4 > 1151 angesiedelt ist sollte klar sein. Für Top End Boards hätte es etwas mehr sein dürfen (Intel bietet ja bis 40 Lanes aus der CPU).
Denke AMD hat aber eingesehen dass es mehr Sinn amcht wirtschaftlich zu bleiben.
1. Setzt kaum einer DualGPU ein
2. ist dann 8+8 meist schnell genug und kaum langsamer als 16+16
3. Setzt man sicher dann ab 2018 auf PCI G4 mit gleicher Verdrahtung, ist also auch bei 8+8 bei künftigen GPU schnell genug.
Denke Punkt 3 ist entscheidend. Vermutlich bietet der Ryzen II einfach 20 PCIe Gen4 Lanes, doppelte Bandbreite pro Lane. Ergo genug Bandbreite für noch schnellere M.2 SSDs und auch bei CF / SLI schnell genug (also wie PCIe G3 16+16).
Intels DMI erlaubt defakto erstmal keine schnelleren SSDs mehr. Man fährt jetzt schon ins Limit auch wenn es eigentlich irrelevant ist. Mehr Lanes in die CPU packen geht eigentlich nur mit neuem Sockel da die ja auch nach außen geführt werden müssen.
20 Lanes bei AM4 sind ziemlich rund. Genug für die allermeisten und auch ausreichend für ein langes Leben der A4 Plattform.
wie gesagt gehts bei den 24Lanes wohl eher um die flexiblere Aufteilung und Zusatzchips. Klar kann man wieder einen PCIe Switch verbauen der aber schon ne höhere TDP hat als der Chipsatz selbst. Aber ansonsten gebe ich Ozmog recht, er hat es schön erklärt. Der Faschenhals DMI / HT fällt kaum auf da man selten 32GBit/s auslastet (eben vielleicht gar noch ne M.2 SSD). AM4 hat hier den Vorteil dass diese SSD noch mit an der CPU hängt.
Dass AM4 > 1151 angesiedelt ist sollte klar sein. Für Top End Boards hätte es etwas mehr sein dürfen (Intel bietet ja bis 40 Lanes aus der CPU).
Denke AMD hat aber eingesehen dass es mehr Sinn amcht wirtschaftlich zu bleiben.
1. Setzt kaum einer DualGPU ein
2. ist dann 8+8 meist schnell genug und kaum langsamer als 16+16
3. Setzt man sicher dann ab 2018 auf PCI G4 mit gleicher Verdrahtung, ist also auch bei 8+8 bei künftigen GPU schnell genug.
Denke Punkt 3 ist entscheidend. Vermutlich bietet der Ryzen II einfach 20 PCIe Gen4 Lanes, doppelte Bandbreite pro Lane. Ergo genug Bandbreite für noch schnellere M.2 SSDs und auch bei CF / SLI schnell genug (also wie PCIe G3 16+16).
Intels DMI erlaubt defakto erstmal keine schnelleren SSDs mehr. Man fährt jetzt schon ins Limit auch wenn es eigentlich irrelevant ist. Mehr Lanes in die CPU packen geht eigentlich nur mit neuem Sockel da die ja auch nach außen geführt werden müssen.
20 Lanes bei AM4 sind ziemlich rund. Genug für die allermeisten und auch ausreichend für ein langes Leben der A4 Plattform.
oldmanhunting
Admiral
- Registriert
- Nov. 2008
- Beiträge
- 9.457
Heißt aber auch, dass die 4 Lanes bei AMD von der CPU versauern, wenn man keine M.2 SSD verbaut sondern eine normale SSD oder täusche ich mich da.
Da täuscht du dich:oldmanhunting schrieb:
Statt PCIe3x4-NVMe-SSD kann man auch 2 SATA-Ports und 2 PCIe-Lanes oder 2 SATA-Ports und PCIe3x2-NVMe-SSD haben.
Wobei ich Letzteres nicht für besonders sinnvoll halte.
Zuletzt bearbeitet von einem Moderator:
(Zitat entfernt)
Jesterfox
Legende
- Registriert
- März 2009
- Beiträge
- 44.484
Kommt drauf an was der Boardhersteller draus macht. Wenn du z.B. die SATA Ports der CPU verwendest dann liegen die ja auf diesen PCIe Lanes an. Denk mal das wenn eine M.2 SATA verwendet wird dann der entsprechende Port der CPU genutzt wird.
Cyberfries
Lt. Junior Grade
- Registriert
- Juni 2016
- Beiträge
- 391
@Jesterfox
Was ist denn eine m.2 SATA?
@oldmanhunting
Definiere doch mal "normale" SSD.
Wenn du nur eine SATA SSD verwendest liegen die PCIe Leitungen in jedem Fall brach.
Eine PCIe SSD kann aber - je nach Hauptplatine - auch an die CPU angeschlossen werden.
Was ist denn eine m.2 SATA?
@oldmanhunting
Definiere doch mal "normale" SSD.
Wenn du nur eine SATA SSD verwendest liegen die PCIe Leitungen in jedem Fall brach.
Eine PCIe SSD kann aber - je nach Hauptplatine - auch an die CPU angeschlossen werden.
Cyberfries
Lt. Junior Grade
- Registriert
- Juni 2016
- Beiträge
- 391
Logisch, hätte ich mir auch denken können, dass da ein "SSD" fehlt.
Denkbar wäre auch ein PCIe-Umschalter, der bei Nichtbenutzung des M.2 die Ressourcen anders schaltet. Änlich wie bei der Grafik 16+0 zu 8+8. Wenn denn überhaupt die Boardhetsteller die 4 Lanes konsequent alleine am M.2 anschließen oder per Switch noch PCIe 1x oder 4x ansteuern. Gut möglich, das Boards mit 2 M.2 Boards sich beide die 4 Lanes über Switch teilen, nur jeweils mit 2 Lanes angebunden sind oder auch per Umschalter 4+0 / 2+2 geschaltet sind, oder eben ob der 2. M.2 über den Chipsatz läuft. Die Möglichkeiten Seitens der Boardhersteller ist vielfältig, was es uns weniger einfach macht, weil man erstmal die Angaben der Schaltungen bräuchte.
