News AMDs X570-Chipsatz: Die erste Desktop-Plattform mit PCIe 4.0 im Überblick

[Mr.Baba]

das mit dem lüfter könnte ein grund sein auf x670 chipsätze zu warten (falls diese denn sparsamer werden)

jede generation hat irgendwelche nachteile, aber immerhin sieht der rest sehr erwachsen aus

 

[ITX]

@MichaG
Insgesamt gibt es auf der Plattform also bis zu 32 PCIe Lanes und keine 40 ...

Auf der Plattform (CPU + Chipset) gibt es 40 Lanes. Lern lesen.

 

[MK one]

@xexex

4 Lanes werden zur Anbindung an die CPU verwendet, am Chipsatz stehen maximal 12 PCIe Lanes zur Verfügung, entsprechend weniger wenn noch SATA genutzt werden soll.

Die CPU stellt 4 x PCIe 4 Lanes zur Anbindung des Chipsatzes , das ganze ist Bidirektional , wieso sollte also der Chipsatz selbst nochmal 4 Lanes zur CPU bereitstellen , ist doch wohl hohl , wie kommst du auf den Quatsch ?

 

[syfsyn]

Was könnte ich beim x570 brauchen
8 sata ports ohne flaschenhals

Die IF2 hat nichts mit dem chipsatz zutun dieser läuft über pcie schnittstelle
Das alte HT vom vorgänger war ein chiptakt an die southbridge und verband sata usb sowie pci pcie miteinander
Jetzt ist der I/O hob getrennt von der cpu und es gehen nurdatenletungen von pcie zur cpu und zurück
Die 100gb/s sind allein zuständig um den ram anzubinden und den intenen ccx Kommunikation
Zen 2 ist eventuell anders aufgebaut ziemlich sicher das ein passiver / aktiver interposer vorhanden ist

 

[Mickey Cohen]

@xexex




Die CPU stellt 4 x PCIe 4 Lanes zur Anbindung des Chipsatzes , das ganze ist Bidirektional , wieso sollte also der Chipsatz selbst nochmal 4 Lanes zur CPU bereitstellen , ist doch wohl hohl , wie kommst du auf den Quatsch ?

cpu: 16 für grafik + 4 für nvme (und 4 für chipsatz)
chipsatz: 8 + 4 + 4 (ohne die verbindung zur cpu)
macht insgesamt 36. (dass man die 4 für die interne, feste verbindung zwischen cpu und chipsatz nicht mitzählen sollte macht sinn, sonst wären es 40)

 

[ITX]

(dass man die 4 für die interne, feste verbindung zwischen cpu und chipsatz nicht mitzählen sollte macht sinn)

Warum sollte man die nicht mitzählen? Sie sind da und können genutzt werden. Wodurch ist doch erstmal egal.

 

[Mickey Cohen]

können sie wirklich genutzt werden? ich denke nicht, aber darüber kann man streiten. ist fast ein philosophisches problem.

 

[ITX]

Nur weil dein OS von deinen sagen wir 16GB RAM die Hälfte braucht, behauptest du ja auch nicht, dass du nur 8GB RAM verbaut hättest oder?

 

[HaZweiOh]

Schon Wahnsinn, was man da anschließen kann, und die vielen Wahlmöglichkeiten (entweder PCIe oder NVMe oder....)

Irgendwie schade, da die Bristol ja teilweise eine sehr niedrige TDP haben.

Du fährst immer besser, wenn du einen 3400G per cTDP auf den gewünschten Verbrauch einstellst. Bristol Ridge macht keinen Sinn mehr, die IPC ist zu niedrig.

 

[Mickey Cohen]

Nur weil dein OS von deinen sagen wir 16GB RAM die Hälfte braucht, behauptest du ja auch nicht, dass du nur 8GB RAM verbaut hättest oder?

doch, so einer bin ich. ernsthaft:
ich sage dann, ich kann noch 8 gb nutzen. is mir schon klar, dass ich die belegten 8 gb auch durch das booten des os irgendwie nutze.
naja wie gesagt, das ist subjektiv. hier mit 40 lanes zu werben finde ich persönlich tendenziell ireführend, aber nicht völlig abwegig.

 

[xexex]

Auf der Plattform (CPU + Chipset) gibt es 40 Lanes. Lern lesen.

Und wo kann ich die denn nutzen? 8 Lanes fallen für die Verbindung CPU<->Chipsatz weg, bleiben also 32. Seit wann zählt man interne Verbindungen zwischen den Chips zu den verfügbaren Lanes dazu?

chipsatz: 8 + 4 + 4 (ohne die verbindung zur cpu)

Falsch!
Die drei möglichen Konfiguration am Chipsatz sind:

 

[ITX]

Und wo kann ich die denn nutzen? 8 Lanes fallen für die Verbindung CPU<->Chipsatz weg, bleiben also 32.

Es fallen 4 Lanes für die Verbindung weg. Auf deinem Bild kommen 4 flexible Lanes von der CPU, die anderen 2x4 kommen vom Chipset.

 

[xexex]

Es fallen 4 Lanes für die Verbindung weg.

Dann nochmal für Kinder....

Es gibt 20 Lanes an der CPU (16+2x2)

Es gibt 12 Lanes am Chipsatz (3x4)

Zusammen gibt es also bis zu 32 PCIe Lanes.

 

[bensen]

du wirst vielleicht lachen, aber die lautstärke ist nicht mein erster gedanke. ich erinnere mich da noch an nforce4 zeiten => wenn der lüfter hin is, is das MB hin, weil man das nicht mitbekommt, wenn er sich nicht mehr dreht. nen caselüfter kann man leicht tauschen. bei mainboardlüftern stelle ich mir das nicht mehr sehr einfach vor. ich hab wieder vor den neuen backbone lange zu verwenden. ein lüfter ist ein mechanisches teil, das mit der zeit verschleißt.

Der nforce4 hat sich abgeschaltet, der ist nicht kaputt gegangen.

Ich weiß, die Tests folgen erst aber lässt sich der reale Geschwindigkeitsvorteil eines X570 zu einem B450 Board abschätzen?
Vermutlich im niedrigen 1-stelligen Prozentbereich oder?

Was genau? USB, SSD? Die CPU wird durch die Southbridge nicht schneller.

ist der chipsatz nur mit pcie 4.0 x4, also 8GB/s angebunden?
das würde ja heissen, dass bei den ryzen 1000/2000 dieser nur mit 4GB/s angebunden ist.
selbst mit hypertransport 1.0 mit 800mhz aus dem jahr 2001 (Athlon 64 1. Gen., markteinführung 2003, 2004?) war der chipsatz mehr als dreimal so schnell (12,8 GB/s) angebunden.

edit: ok, immerhin lief damals die grafikkarte auch noch über den chipsatz, aber trotzdem...

Mh? Das was früher per HT angebunden war, ist jetzt in der CPU integriert. Der x570 ist das was früher die SB400 etc waren. Die waren auch per PCIe x4 angebunden. Da ist nichts neu dran.

Warum sollte man die nicht mitzählen? Sie sind da und können genutzt werden. Wodurch ist doch erstmal egal.

Entweder du hast die 4 vom Uplink. Dann bist du bei 24 für die CPU und 0 für Chipset oder du nutzt den x570 und bist bei 20 für die CPU und 16 für den X570. beides gleichzeitig geht nicht.

Und wo kann ich die denn nutzen? 8 Lanes fallen für die Verbindung CPU<->Chipsatz weg, bleiben also 32. Seit wann zählt man interne Verbindungen zwischen den Chips zu den verfügbaren Lanes dazu?



Falsch!
Die drei möglichen Konfiguration am Chipsatz sind:
Anhang anzeigen 787271

Langsam wirds peinlich. Bist du echt nicht in der Lage so einen simplen Zusammenhang zu verstehen?
Du hast 8 fixe PCIe-Lanes und 2x diese Wahlmöglichkeit, also maximal 8. In Summe 16 für den x570. +20 von der CPU sind 36. Die 40 sind nicht möglich.

Falls du nicht lesen kannst, schau die halt nen anderes Bild an:

16x PCIe für den x570

 

[Schnitz]

Bristol Ridge macht keinen Sinn mehr, die IPC ist zu niedrig.

Also für nen NAS brauch ich aber auch nicht so viel Power. Und der 3400G kostet ne Stange mehr Geld.

 

[xexex]

Langsam wirds peinlich. Bist du echt nicht in der Lage so einen simplen Zusammenhang zu verstehen?
Du hast 8 fixe PCIe-Lanes und 2x diese Wahlmöglichkeit, also maximal 8. In Summe 16 für den x570. +20 von der CPU sind 36. Die 40 sind nicht möglich.

Du hast recht, dann ist der Text absolut verwirrend. Im zweiten Bild sieht man es besser.

 

[Piktogramm]

ist der chipsatz nur mit pcie 4.0 x4, also 8GB/s angebunden?
das würde ja heissen, dass bei den ryzen 1000/2000 dieser nur mit 4GB/s angebunden ist.
selbst mit hypertransport 1.0 mit 800mhz aus dem jahr 2001 (Athlon 64 1. Gen., markteinführung 2003, 2004?) war der chipsatz mehr als dreimal so schnell (12,8 GB/s) angebunden.

edit: ok, immerhin lief damals die grafikkarte auch noch über den chipsatz, aber trotzdem...

Hypertransport ist im Vollausbau mit 32bit Breite extrem schnell. Real waren die Chipsätze jedoch mit 8-16bit Breite angebunden. Bei HT1 landete man da also eher so bei 1,6 bis 3,2GB/s je Richtung. PCIe4 mit 4 Lanes schafft dagegen 8GB/s je Richtung.
Ansonsten sind die neueren HyperTransport Generationen durchaus noch deutlich schneller. Es da PCIe Geräte jedoch alle über den Umweg CPU - HT Link - Chipsatz - PCIe - Device angebunden werden mussten war das auch bitter notwendig, dass dieser Bus schnell sein muss. Seitdem die CPUs PCIe selbst anbieten fällt der Umweg weg und damit die Notwendigkeit dieser Technologie.
Zudem verliert HT recht ordentlich an Effizienz, da das HT Protokoll nochmals über dem PCI Protokoll liegt. Je nach möglicher Paketgröße sind da 1/3 oder mehr nur Protokollverhead. Zumindest in der Annahme, dass damals die Payloadsizes nicht deutlich größer waren als heute.

 

[Karl S.]

Es wird bestimmt einen " Ryzen 3000 redy " Sticker geben , war beim 2000er auch so ,nur dürfte einige Zeit vergehen bis die Lager mit den alten Bios Boards abverkauft sind

Mindfactory bietet dafür ja Bios Updates an. Das ist ganz praktisch

 

[ITX]

Du hast 8 fixe PCIe-Lanes und 2x diese Wahlmöglichkeit, also maximal 8. In Summe 16 für den x570. +20 von der CPU sind 36. Die 40 sind nicht möglich.

Es sind 40. 16+4 von der CPU und 16+4 vom Chipset. Davon werden bidirektional 4 für die Verbindung gebraucht. So schwer ist das doch nicht zu verstehen.

 

[xexex]

Es sind 40. 16+4 von der CPU und 16+4 vom Chipset.

Es sind aber 16+4+4 an der CPU!

Die Rechnung geht nur auf, wenn man die "Lanes" als Leiterbahnen auf dem Mainboard betrachtet, dann aber auch nur wenn man keine Multiplexer für PCIe Slots verwendet oder sie aus der Rechnung weglässt. Egal von welcher Seite man die Sache betrachtet, die 40 Lanes als Angabe sind schlichtweg Schwachsinn.

Die Plattform kann maximal 36 Lanes bereitstellen. das ist nicht wenig, es sind aber auch keine 40.