News ASML: EUV-Maschinen belichten bald 155 Wafer pro Stunde

Wie ist denn diese Meldung einzuordnen?

Endlich gibt es funktionierende Geräte für Labore oder Massenproduktion, gibt bald nix anderes mehr?

Wie viele Geräte älteren Jahrgangs sind in Betrieb und wie viel produzieren sie?
 
blub1991 schrieb:
Allerdings nicht, weil das nicht funktioniert hätte, sondern weil die Hersteller Tricks gefunden haben um mit den alten Lichtquellen noch länger arbeiten zu können.
Setzen: 6.

Wenn die Technik eine ausreichende Ausbeute gehabt hätte, hätte man viele dieser "Tricks" nicht gemacht, da die wirtschaftlichkeit dadurch erheblich sinkt.

Auch auf Computerbase sind dazu Artikel zu finden.
 
  • Gefällt mir
Reaktionen: Hayda Ministral
spawa93 schrieb:
100 MIO Euro pro Scanner, das ist ja Wahnsinn!

wenn man darüber nachdenkt, was ein panzer, ein flugzeug oder ein flugzeugträger "kostet" empfinde ich 100millionen überhaupt nicht teuer.

mich erschreckt persönlich eher die tatsache, dass es von diesen maschinen vorrausichtlich - im nächsten jahr - nur 30 neue geben wird.

mfg
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Smartbomb, Disco Pongo, RAZORLIGHT und 4 andere
SaschaHa schrieb:
oder einen Threadripper mit 64 Kernen für 4k60 Video-Editing :rolleyes:

Was ist das Problem mit nem 8 Kern (Intel/Ryzen) und 4k60 Video-Editing?
Klappt eigentlich ganz gut bei mir (unter PremierePro), obwohl meistens die CPU nicht mehr als 50% - 80% ausgelastet ist.
Glaube nicht dass 64 Kerne ausgelastet würden und vorallem auch nicht wirklich nötig sind.

Geil wären 64 Kerne natürlich trotzdem :evillol:
Bringen vllt was beim finalen Export was.
 
@menace_one

Premiere Pro ist kacke was Multi Core angeht ;) Gibt bessere Programme die mit deutlich mehr Kernen umgehen können z.B. Davinci Resolve. Wobei es auch extrem auf den Codec ankommt.

Ich finde 100 Mio. nun auch nicht viel. Wäre mal interessant zu wissen was ein Wafer kostet dann könnte man den Break Even ausrechnen :)
 
  • Gefällt mir
Reaktionen: FranzvonAssisi
Bei 4 EUV-Belichtungen pro Wafer bei TSMCs N7+ liegt der Gesamtdurchsatz also bei maximal 28000 Wafern pro Monat und Belichter. Wenn man jetzt noch die Downtime kennen würde...
Aber grob geschätzt wird TSMCs Bedarf alleine zum Start des N7+ wohl bei mindestens 6 Belichtern liegen, mit einer Verdoppelung während des Ramp-up und einer weiteren Verdoppelung zur Einführung von N5.
Goldene Zeiten für ASML!

kdsystem1337 schrieb:
Hört sich gut an, 2021 gibt's dann auch für Endkunden was zu kaufen?
Wenn Du ein Produkt mt einem Chip meinst, der in der Produktion mit EUV belichtet wurde, dann wahrscheinlich 2. Hj. 2019, entweder von Samsung oder von TSMC hergestellt.
Wenn Du ein Produkt mit einem 5nm-Chip meinst, dann 2. Hj. 2020, wahrscheinlich von TSMC hergestellt.
 
Zuletzt bearbeitet von einem Moderator:
Für eine Riesen SSD wie sie im Enterprise ja vorkommt werden je nach Größe 1-3 Wafer fällig soviele Dies sind da notwendig, also der Bedarf an Wafer ist so unglaublich viel höher als das Angebot.
 
Wattwanderer schrieb:
Wie ist denn diese Meldung einzuordnen?

Das frage ich mich auch gerade. Ich habe in diesem Bereich nicht soviel Ahnung, aber die erwähnten Erfolgsmeldungen mit 7nm Tape-Out und Fortschritte bei 5nm hören sich ganz gut an. Insbesondere die 5nm scheinen ja Hoffnung zu machen, denn der Tenor war doch, dass nun mit jeder Strukturverkleinerung der Zeitaufwand in der Entwicklung dahingehend wächst.

Hier mit ASML scheint dann letztlich das Tempo, d.h. die Etablierung einer kostengünstigen (?) Massenproduktion angesprochen zu werden.

Ich freu mich auf die ersten 7nm GPUs nächstes Jahr von AMD und Nvidia! :daumen: Und natürlich auch auf den Zen 2 Chip.

Und mal schauen, wann Intel seine 10 nm Produktion auf die Beine bekommt ;)
 
  • Gefällt mir
Reaktionen: MUKK86
kdsystem1337 schrieb:
Hört sich gut an, 2021 gibt's dann auch für Endkunden was zu kaufen?
Was willst du mit einem EUV-Scanner? :evillol::schluck:
 
  • Gefällt mir
Reaktionen: Hayda Ministral
menace_one schrieb:
Was ist das Problem mit nem 8 Kern (Intel/Ryzen) und 4k60 Video-Editing?
Klappt eigentlich ganz gut bei mir (unter PremierePro), obwohl meistens die CPU nicht mehr als 50% - 80% ausgelastet ist.
Bei h265 und sehr langen Videos (> 1h) kann der Export schon eine Weile dauern. Hier wären derart viele Kerne auf jeden Fall nice :D

Problematisch ist es mit 8 Kernen aber auch nicht ;)
 
marcelino1703 schrieb:
Erst 7nm fertig, schon gehts mit 5nm weiter

5nm ist nichts anderes als eine Marketingbezeichnung.

1539780120990.png

1539780157950.png

https://www.semiwiki.com/forum/content/7544-7nm-5nm-3nm-logic-current-projected-processes.html

5nm ist logischerweise daran nichts, aber EUV ermöglicht eben kleinere Strukturen, die mit dem bisherigen DUV so nicht möglich oder unwirtschaftlich waren.

blub1991 schrieb:
Allerdings nicht, weil das nicht funktioniert hätte

Es hat nicht funktioniert, sonst hätte man nicht so lange an DUV festhalten müssen.
 
Zuletzt bearbeitet:
Novasun schrieb:
Lol AMD und IBM haben den ersten EUV Chip damals gebarcht (noch in 45nm)... Quelle Wiki

Ja, der Lacher war berechtigt. Das war eine reine Machbarkeitsstudie, ähnlich wie die selbstfahrenden Autos der frühen 80er Jahre, und hatte afaik nichts mit Massenmarkt und schon gar nicht mit marktüblichen Preisen zu tun. Die "Lichtquellen" waren wohl eine der größeren, Anfangs stark unterschätzten Herausforderungen.

Elektronenlithografie gab es übrigens damals auch schon. Mit ausreichend Geldmitteln und ausreichend Geduld hätte man schon sehr früh Datenverarbeitungssysteme bauen können die womöglich noch heute schwer vorstellbar sind. Unter anderem Militärs haben (so hört man) schon immer viel Geld routinemäßig raus gehauen.
 
Hab sogar nen Wafer Zuhause liegen (relativ klein, vllt. 15cm Durchmesser).

Kann mir ja auch Mal son Maschinchen kaufen :D
 
xexex schrieb:
5nm ist logischerweise daran nichts
Sry, doch, 5nm ist daran sogar das Ausschlaggebende: Es ist die kleinstmöglichste Strukturbreite, die mit diesem Prozess möglich ist. Bei MOSFET ist das dann meistens die Länge des Gates, um den beim Schalten aufzubauenden Elektronenkanal möglichst kurz zu halten und dadurch Energie zu sparen. Zusätzlich kann man dann mehr Transistoren auf gleicher Fläche unterbringen.
Also diese Prozessbezeichnung macht schon Sinn ;)
 
Bl4cke4gle schrieb:
Es ist die kleinstmöglichste Strukturbreite, die mit diesem Prozess möglich ist.

Das ist absoluter Quatsch!

Die kleinsten Strukturen mit dem 5FF Prozess solen bei 28nm liegen und du möchtest behaupten man könnte damit irgendwie 5nm erreichen? Diesen Prozess würde TSMC dann definitiv 0,0001nm nennen. :evillol:

Der Bezug der Marketingnamen und den Prozessbezeichnungen zu der eigentlichen Technik, ist schon vor Jahren verloren gegangen.
https://semiaccurate.com/2016/09/26/globalfoundries-7nm-process-isnt-even-close-name/
 
Zuletzt bearbeitet:
Dann belehre mich bitte :)

EDIT: Also kleinste Gatelänge liegt aktuell bei 28nm?
 
Zuletzt bearbeitet:
xexex schrieb:
5nm ist nichts anderes als eine Marketingbezeichnung.

das ist Quatsch , weil ein 45% kleinerer Die eine deutlich andere Sprache sprechen ... , mögen es auch keine "echten" 5 nm sein

https://www.extremetech.com/computi...v-7nm-risk-production-5nm-tapeouts-in-q2-2019
The 5nm node is predicted to offer a 15 percent performance improvement or a 20 percent power reduction (but not both) with an overall 45 percent in area

zu TSMC s 7 nm

sollte die Risk Produktion des 5 nm planmässig anlaufen ( und erfolgreich ) könnte der Zen3 in 2020 möglicherweise schon 5 nm sein , mindestens aber 7 nm FF+ , während Intel dann erst mit 10 nm+ auf dem Markt ist ( vermutlich , falls nicht nochmal verschoben )
 
Zuletzt bearbeitet:
Zurück
Oben