News Auftragsfertiger: TSMC forciert Forschung an 2 nm, AMD füllt Huawei-Lücken

[Gerry18]

Ohne Scheiß, wenn es im Marketing-Sprech dann heißt "5 mal kleinere Strukturbreite", dann bedeutet das rein mathematisch, dass die Strukturbreite einen negativen Wert annehmen muss.

Es ist mathematisch unmöglich das wenn man es um den x Faktor kleiner machen ein negativer Wert entsteht. Selbst wenn er gesagt hätte um das 1000 fache kleiner. Es wir nur immer kleiner aber eben nicht negativ. Man kann beim ständigen verkleinre nicht mal den Wert 0 erreiche. Es wird eben nur unendlich klein.

In der Realität heißt das man würde nur irgendwann einen Punkt erreichen wo man am kleinsten möglichen Teil angekommen ist und es einfach kein Kleineres mehr gibt. Die Frage ist dabei, kennt man das Kleinste mögliche Teil schon?

 

[TrueAzrael]

Ich hoffe, dass AMD den Wettbewerb im CPU-Bereich dadurch verschärfen kann. Ein vorgezogener Start von Zen 4 würde Intel richtig wehtun. Noch mehr Preiskampf und Wettbewerb wäre aus Kundensicht nur wünschenswert. AMD sollte die Lücke bei Spieleperformance echt so schnell wie möglich schließen, da ihnen dadurch viele Käufer verloren gehen.

Die paar Kunden sind AMD momentan wohl relativ egal. Man konzentriert sich auf die breite Masse an Kunden und die findet sich nicht im Gamingsektor. Und schon gar nicht in dem Bereich des Gamingsektors bei dem die paar Prozent Vorsprung von Intel eine Rolle spielen.

 

[Gorgone]

das geld wird eh im laptop / oem / servermarkt gemacht die paar endkunden sind lediglich gut fürs image und mundpropaganda ... ich sage nicht das es unwichtig ist ... nur das es finanziell nicht sehr voluminös ist

@Gerry18 ... danke ... ich hasse es wenn mathematische grundlagen von einigen überhaupt nicht gerafft werden

 

[modena.ch]

.Das ist aber dann entäuschend außerhalb von AVX.

Man erwartet 15% IPC wie AMD angekündigt hat und minimal mehr Takt und sie sollen
auch etwas an der Effizienz und an den Latenzen geschraubt haben.

Das ist wie 3 Intel Gens der letzten Jahre in einem Schritt.

Also so schlecht ist das nicht. Noch als kleinen Tip, lass den Blödsinn Allcore OC zu machen.
Ryzen mag keine fixen Spannungen und den Allcore OC Schwachsinn kann man vielleicht auf
einer Intel Steinzeit Fertigung machen, macht sich aber nicht gut auf einem 7NM 16 Kerner.

 

[Ozmog]

Die Frage ist dabei, kennt man das Kleinste mögliche Teil schon?

Direkt kennen noch nicht, gibt aber Theorien dazu, siehe Planck-Einheit. Dabei geht es um Größen, in denen die physikalischen Gesetze noch anwendbar sind. Rein Mathematisch geht es ja unendlich klein, bei Materie und Energie höchstwahrscheinlich nicht.

Ergänzung (9. Juni 2020)

Noch als kleinen Tip, lass den Blödsinn Allcore OC zu machen.

Genau. Am besten, man lässt den Ryzen machen, wie es vorgesehen ist. Beim Verstellen von Werten kann es schnell in weniger Leistung münden. Selbst beim Untervolten ist Vorsicht geboten, bei zu wenig Spannung verliert die CPU Leistung, ohne das es sich im Takt bemerkbar macht. Wenn man möchte, kann man natürlich ein bisschen die Grenzen ausloten, muss aber immer die Leistung mit Benchmarks gegenprüfen. Für mich ist das zu viel Aufwand für zu wenig Effekt. Die CPU macht da schon so einiges selbst. Also OC ist bei AMD nicht wirklich sinnvoll, da kann man lieber die Zeit verwenden, um Speichertakt und Timings einzustellen, hat man meist mehr von.

Bei Intel wird das wahrscheinlich auch bald soweit sein, dass man mit OC nicht mehr viel rausziehen kann, weil die CPU selbst bereits viel rausholt. Die Taktbarkeit der neuen Prozesse sind dabei entscheidend. Auch jetzt bringt bei den Topmodellen der Intels OC wenig bei deutlich mehr Leistungsaufnahme, und hier sprechen wir von einen Prozess, der hohe Taktraten ermöglicht. Wie es dann bei 10nm, sollte er je völlig zufriedenstellend laufen, aussieht, wissen wir noch nicht entgültig. Die weiten Verbesserungen, die 14nm gezwungener Maßen erhalten hat, wird es bei 10nm wahrscheinlich nicht geben. Denn vorher wird 10nm durch 7nm ersetzt (Falls sie nicht genau so ein Bockmist bauen, wie mit 10nm, was nicht zu erwarten ist)
Aber ich schweife ab.

 

[latiose88]

Ja ich gehe auch davon aus das es bei Intel ebenfalls mit dem hohen takt vor ei sein wird. Wenn die bei 7 nm sind, wird es mit den 5 GHz vor vorbei sein. Aber zumindest 4 - 4,3 GHz werden machbar sein als höchster takt. Das bedeutet das wir dann aufgrund des geringeren taktes weniger mehrleistung erreichen bzw haben werden.
Auch Intel muss es halt einsehen das die Zeiten von den 5 GHz halt langfristig vorbei sein werden. Ich habe beim core i7 6950x den ich ja auch noch habe ebenfalls nicht bis an die kotzgrenze übertaktet. Der könnte therretisch bis maximal 4,5 oder sogar 4,6 GHz schaffen. Habe ich allerdings nur auf 4 ghz am laufen und bleibt darum ja auch kühl. Die kotzgrenze beim ryzen 3950x wäre ja 4,5 GHz, allerdings liegt mir an der CPU ja eben auch was also will nicht das die CPU dem hitzetod und so stirbt.
Könnte mir da ja auch nur 4,2 GHz vorstellen. Erst mal halt müssen die Teile bei mir angekommen sein. Schaue das ich ja unter die 85 Grad kommen werde. Also so 80 Grad macht der CPU ja nix, erst bei über den 80 Grad wird es ja kritisch nicht wahr. Also bei 4,1 - 4,2 GHz ist man somit ja auf der sicheren Seite. Als luftkühler wird der noctua nd15 eingesetzt. Scheint ja super Leistung der Kühler zu praktizieren.

 

[DarkerThanBlack]

Eine Frage an euch allen.WIrd der Ryzen 4950x also mehr als 4,3 ghz allcore schaffen oder ist damit nicht zu rechnen.Denn ich erwarte da halt mehr leistung.

Zen3 soll bis zu 20% mehr IPC mitbringen und eventuell den Takt noch etwas weiter steigern können.
Bei der Neuauflage der Matisse werden die Taktraten ebenfalls erhöht und ein max Boost von 4,8 Ghz in den Raum gestellt.

Ergänzung (9. Juni 2020)

Nun dann läuftst du in das thermische Limit und da solltest du eine bessere Kühlung installieren, damit die CPU nicht drosselt. Aber Respekt den 3950 auf allen Kernen ins Limit bringen ? Bist du Quantenforscher oder BitCoin-Miner ohne passende GraKa ?

Lustig. Aber den PC kann man auch für andere Dinge verwenden als nur zum Gaming. Wer z.B. Grafikschnitt betreibt kann nicht genug Kerne haben. Wer Renderbilder und Filme erstellt, der braucht selbst mit dem 16 Kerner viel Zeit.

 

[latiose88]

Ja ist ja schön und gut das es bei einzelnen Kernen bzw bei einem Kern solch hohe Taktraten gehen, aber bei all core sieht die Sache ja wieder anders aus. Ich verwende nicht nur einen Kern oder nur maximal 4 Kerne sondern weit mehr. Somit interessiert mich der turbo boost von einem kern halt eben nicht. Und genau da erwarte ich nicht mehr als 4,3 GHz. Vielleicht wird er ja dann Kühler sein und auch beim Stromverbrauch weniger verbrauchen. Das wäre ja dann schon was gewonnen wenn das so kommen würde.

 

[Beitrag]

Wenn die bei 7 nm sind, wird es mit den 5 GHz vor vorbei sein. Aber zumindest 4 - 4,3 GHz werden machbar sein als höchster takt. Das bedeutet das wir dann aufgrund des geringeren taktes weniger mehrleistung erreichen bzw haben werden.
Auch Intel muss es halt einsehen das die Zeiten von den 5 GHz halt langfristig vorbei sein werden.

Erstaunlich, was du jetzt schon alles über zukünftige Intel-Technologien weißt.
Nur zur Info: In einem kleineren Fertigungsprozess ist es prinzipiell leichter höhere Taktraten zu fahren. Es kann also sehr wohl auch bei zukünftigen Intel-CPUs nach einem Shrink noch solche 5-GHz-Monster geben.
Allerdings wird Intel ja eine völlig neue Architektur haben, wenn von denen mal was in 7 nm kommt und die wird dann hoffentlich moderner und konkurrenzfähiger sein, nicht wie die Core-Architektur nur noch über Takt performen und dann hoffentlich von Intel selbst auch nicht so sehr darauf getrimmt sein. Aber wer weiß schon, wie die Welt aussieht, wenn Intel mal bei 7 nm angekommen ist.

 

[Rockstar85]

Die Möglichkeit ist denkbar, diese Aussage taugt allerdings nicht zur Bekräftigung. Was Su da gesagt hat, ist unabhängig von AMD gängige Praxis in der Halbleiterbranche. Es waren die letzten Jahre immer die Smartphonehersteller, die als Erstes die neuen Fertigungsprozesse verwendet haben.

Es könnte aber sein, dass Cezanne eben in 5nm kommt und sollte man ab Q4 / 2020 wirklich 5nm bekommen, dann könnte Cezanne sehr wohl als 5nm Prokdukt kommen.. Denn Renoir ist de Facto bis Mitte 2021 gesetzt..
Und als 5nm Produkt hätte AMD auch ne Chance ihre Topdogs an die ODM & OEM zu bringen.. Zumal die Risk Production schon seit Monaten durch ist.

 

[Weyoun]

"das 5-fache wegnehme" ist etwas anderes als "5 mal weniger".

Textverständnis findet immer im Kontext statt.

Der Mathematiker in mir sieht das mit einfachster Punkt- vor Strichrechnung anders.
"5 mal weniger" bedeutet: Minuend [a] - (5* Subtrahend [a]) = Differenz [-4a]

Ergänzung (10. Juni 2020)

Es ist mathematisch unmöglich das wenn man es um den x Faktor kleiner machen ein negativer Wert entsteht.

Mit "kleiner" ist es in der Tat nicht möglich, negativ zu werden, aber mit "weniger" definitiv. Ersteres ist Division, während zweiteres Subtraktion ist.

 

[alteseisen]

5 nm wird früher kommen als angenommen da bin ich mir sicher. Das 5nm bis jetzt noch nicht geplant war lag doch daran das Huawei diese Kapazitäten gebucht hatte. Jetzt hat sich AMD diese geholt und TSMC fährt die Anlage sicher nicht runter um darauf zu warten damit AMD zögern kann. Das Portieren von 7 auf 5 nm wird auch nicht das Problem sein, es ist ja dieselbe Herstellungstechnik. Anders sieht es da bei Samsungs 3nm aus weil dort eine neue Transistortechnik verwendet wird.

 

[Robo32]

Die reine Portierung von 7 auf 5nm mag noch nicht das Problem sein, die Evaluierung kann länger dauern und ist zumindest für Zen 3 möglicherweise wegen der Leistungsdichte grundsätzlich schwierig bis unmöglich.

Schon bei Zen 2 ist die Leistungsdichte nicht mehr wirklich schön und im Vergleich zu Zen 1 schwer zu kühlen.

 

[Colindo]

Das Portieren von 7 auf 5 nm wird auch nicht das Problem sein, es ist ja dieselbe Herstellungstechnik. Anders sieht es da bei Samsungs 3nm aus weil dort eine neue Transistortechnik verwendet wird.

Du scheinst sehr wenig davon zu verstehen, was es bedeutet, eine Maske zu erstellen. EUV-Masken sind immer unglaublich teuer, die benötigen eine extrem ebene Grundfläche, die man kaum herstellen kann. Wie schwer das portieren der IP zwischen N7 und N5 ist, weiß nur AMD, aber "mal eben" eine neue Maske, die als DUV-Maske kalkuliert wurde und jetzt EUV ist, macht niemand. Das muss zwingend von langer Hand geplant werden.

 

[alteseisen]

@Colindo
mein Gott das hört sich ja an als wäre das Hexenwerk wenn du schreibst das man die "Masken kaum herstellen kann" . Wäre das so unmöglich würde TSMC nicht in Großserie fertigen können. Ich habe nicht behauptet das sowas von heute auf morgen geht, aber das man das von so langer Hand planen müsste glaube ich dann nicht. Mag sein das TSMC ein paar Monate brauchen um aus dem Schaltplan von AMD eine Maske zur Herstellung zu erstellen. Die 5 nm haben sie offenbar im Griff und basteln jetzt schon an 4 nm.

 

[LamaMitHut]

@Colindo
mein Gott das hört sich ja an als wäre das Hexenwerk wenn du schreibst das man die "Masken kaum herstellen kann" . Wäre das so unmöglich würde TSMC nicht in Großserie fertigen können. Ich habe nicht behauptet das sowas von heute auf morgen geht, aber das man das von so langer Hand planen müsste glaube ich dann nicht. Mag sein das TSMC ein paar Monate brauchen um aus dem Schaltplan von AMD eine Maske zur Herstellung zu erstellen. Die 5 nm haben sie offenbar im Griff und basteln jetzt schon an 4 nm.

Die "basteln" sogar schon an 3/2 nm.

Trotzdem ist das alles nicht so einfach, wie du es dir vorstellst. Auf Zen 3 Basis wird da wahrscheinlich wenig möglich sein, vielleicht wäre da ne "vorabversion" von zen 4 der logischere schritt.

 

[Colindo]

@alteseisen Das sage ich deswegen so deutlich, weil es vor zwei Jahren noch gar nicht möglich war. Siehe hier

Eine weitere Herausforderung in den letzten Jahren war die Herstellung des Substrats der Maske, nachdem eine Studie gezeigt hatte, dass 75 Prozent der Defekte durch die Substratherstellung auftraten und nur 25 Prozent durch die nachfolgende Abscheidung des Bragg-Spiegels sowie der Maskenbeschichtung. Durch Optimierung der Fertigung speziell für EUV-Substrate wurde die Maskenherstellung, bei der üblicherweise Zuliefererfirmen wie Applied Materials verantwortlich sind, in den letzten zwei Jahren so weit gebracht, dass Rauheit, Verformungen und andere Defekte gering genug sind, um sie kommerziell einzusetzen.

EUV-Masken sind deutlich anfälliger für Verunreinigungen in jeder einzelnen der vielen Schichten. Da die Maske in Reflexion verwendet wird, erzeugen kleinste Veränderungen in den Materialien Phasenunterschiede im reflektierten Licht, die auf dem Wafer als sogenannte Speckle sichtbar werden. Der Effekt ist ähnlich dem Muster, das man erhält, wenn man einen Laserpointer auf eine vermeintlich glatte Wand richtet. Je kleiner die verwendete Wellenlänge, desto kleiner müssen die Phasenunterschiede sein, bevor sie das gewünschte Lithografiemuster zerstören.

Jetzt stell dir mal vor du bist AMD, du hast die Kosten für deinen Zen3 in 7 nm (ohne EUV) schon kalkuliert und liegst super im Zeitplan. Dann sollst du plötzlich so schnell es geht eine neue Maske in 5nm (mit EUV) designen, das macht AMD nämlich selbst, und hast plötzlich vielfach höhere Kosten für deinen neuen Chip. Die Herstellungsverfahren sind nämlich extrem unterschiedlich. Zwischen DUV und EUV ist der größte Sprung seit Jahrzehnten, was den Anspruch an die Maskenqualität und die Schwierigkeit bei der Herstellung massiv erhöht. Das dauert mindestens mehrere Monate, bis die Maske korrekt erstellt ist. Es bedarf nämlich einer Maske je Belichtungsschritt, also muss man noch eher von einem "Maskensatz" sprechen. Und wieviel Erfahrung irgendein Hersteller damit hat, einen solchen Maskensatz für Hochtakt-Prozessoren zu erstellen, kannst du dir hoffentlich denken.

Ich gehe hier davon aus, dass Zen3 bisher ohne EUV geplant war, weil AMD das nie bestätigt hat. Die letzten Gerüchte gingen alle von N7P aus. Sollte bereits EUV angedacht sein, hat AMD deutlich mehr Erfahrung mit der Herstellung dieser Masken. Sehr teuer bleibt es aber.