News DDR5-12000+: CUDIMM von Kingston und G.Skill überschreitet 12.000 MT/s

[Don_Tralle]

Ich hätte mal ne Frage zur Geschwindigkeit beim Gaming, also FPS...ich hoffe das kann man pauschal beantworten. Ich habe mit meinem 7800X3d aktuell 6000er RAM mit CL30 verbaut, läuft auch auf 6000. Habe mich bewusst wg. dem Teiler dafür entschieden. Ab welcher Ram Geschwindigkeit wäre schnellerer Ram dann auch im Gaming tatsächlich schneller (wenn man die höhere Latenz und den halbierten Teiler berücksichtigt?) War das nicht so, dass z.B. 6400 am Ende garnicht schneller wäre und man erst ab ??? mehr fps erzielt? Wo liegt hier der Crossover Punkt? Ungefähr? Kann das überhaupt nicht einschätzen, bin beim RAM absoluter Laie

 

[Nagilum99]

[...]Zwei weitere RAM-Kanäle zu bieten würde dessen Größe jetzt nicht allzu sehr beeinflussen. [...] Sowas wie 50*40 oder 45*45 mm² wäre für die Zukunft wünschenswert, zumindest meiner Meinung nach.

1. Google den Dieshot. Der Speicherbereich ist überraschend groß. Abgesehen davon vergisst du, dass der IF-Link zwischen den Dice und dem IOD dann ebenfalls angepasst werden muss.
N6 mag günstiger in der Herstellung sein, benötigt aber eben auch mehr Fläche. Fläche ist teuer. Grob schätze ich, dass das 10 % mehr Fläche wären, kannst du aber gern genauer vermessen.
2. Ist das Maß des Sockels semi-relevant, die Zahl der Kontakte ist es und die ist bei AMD schon länger so ausgelegt, dass sie die für eine RAM-Generation geeignet ist. Da produziert keiner Milionen Systeme bei denen man rund 600 Kontakte einfach ungenutzt lässt.
Die Maße statt der Kontaktzahl zu definieren ergibt keinen Sinn, da die Fläche nicht ausschlaggebend ist.

Ergänzung (5. November 2024)

Aber ist es nicht sinnvoller wenn man irgendwann (beim nächsten Sockel) 4 Speicherkanäle verbaut? Dann langt auch DDR5 6400. Ist so ein 256 Bit Controller wirklich so teuer?

S.o.: Ihr denkt zu kurz. Die Die-Fläche ist ja nur ein Zahnrad im Getriebe. Du brauchst auch 256 statt 128 Daten(plus Versorgungs)leitungen.
Geht mit den üblichen Boards nicht mehr, da müssen mehr Layer her. Also wird auch das Mainboard deutlich teurer. In der Entwicklung und in der Produktion.
Für welchen Markt? Alleine so ein neues Die zu entwickeln kostet Millionen.

 

[SaschaHa]

Google den Dieshot. Der Speicherbereich ist überraschend groß.

Grob schätze ich, dass das 10 % mehr Fläche wären

Und +10% sind für dich so unmachbar viel? Dann haben wir offenbar ein unterschiedliches Verständnis davon, was zumutbar wäre, und was nicht. Ich empfinde das nicht als allzu viel, zumal man in Zukunft ja eh auch mal von N6 auf modernere Fertigungen (ich tippe auf N4) umsteigen wird.

Abgesehen davon vergisst du, dass der IF-Link zwischen den Dice und dem IOD dann ebenfalls angepasst werden muss.

Du stellst es so dar, als wären Anpassungen von einer Generation zur nächsten ein Ding der Unmöglichkeit, aber genau darum geht es doch bei technischem Fortschritt. Abgesehen davon würde mich aber dann trotzdem mal interessieren, inwiefern eine Änderung an der Kommunikation zwischen I/O-Die und RAM automatisch eine (größere?) Änderung an der Kommunikation zwischen CCDs und I/O-Die erfordern würde?

Ich sehe da jetzt keine großen Schwierigkeiten, das bei kommenden Generationen zu realisieren - wenn man es denn wollte. Und nur, damit wir nicht einander vorbeireden: Natürlich rede ich jetzt nicht davon, 4 Kanäle rückwirkend für die aktuellen Sockel zu bieten. Dass das nicht möglich wäre, habe ich als trivial angenommen. Es wäre halt meiner Meinung nach wünschenswert für die Zukunft.

Ist das Maß des Sockels semi-relevant, die Zahl der Kontakte ist es und die ist bei AMD schon länger so ausgelegt

Das ist schon klar, nur ist die Anzahl der Pins eben auch von der Größe des Sockels abhängig, da solche Pins nicht beliebig skalierbar sind.

Die Maße statt der Kontaktzahl zu definieren ergibt keinen Sinn, da die Fläche nicht ausschlaggebend ist.

Habe ich auch so nicht getan. Die Fläche entscheidet aber darüber, wie viel Platz für Pins UND die Dice zur Verfügung steht, und gleichzeitig auch, wie die Kühllösungen in etwa auszusehen haben. Etwas mehr Fläche würde einfach mehr Freiheiten bieten, als es aktuell der Fall ist.

 

[Nagilum99]

Und +10% sind für dich so unmachbar viel? Dann haben wir offenbar ein unterschiedliches Verständnis davon, was zumutbar wäre, und was nicht. Ich empfinde das nicht als allzu viel, zumal man in Zukunft ja eh auch mal von N6 auf modernere Fertigungen (ich tippe auf N4) umsteigen wird.

Wirtschaftlich sinnvoll ist das Thema, nicht was "machbar" wäre. Wenn es nicht nötig ist, macht man es nicht. Am Ende muss die Kosten eh der Kunde tragen und das erhöht die Plattformkosten.
Entweder ist die Zielgruppe sehr groß oder das Produkt überproportional teuer.

Du stellst es so dar, als wären Anpassungen von einer Generation zur nächsten ein Ding der Unmöglichkeit, aber genau darum geht es doch bei technischem Fortschritt.

Natürlich kann man das, aber nicht alles was in deinen (oder wenigen) Augen sinnvoll ist, ist Fortschritt.
Was glaubst du - jetzt mal realistisch eingeschätzt - wie hoch die Relevanz für den Gesamtmarkt der Plattform tatsächlich ist und wie hoch der Leistungsgewinn ausfällt?
Es ist ja nicht so, als ob es mehr als 2 Kanäle nie gegeben hätte.

Abgesehen davon würde mich aber dann trotzdem mal interessieren, inwiefern eine Änderung an der Kommunikation zwischen I/O-Die und RAM automatisch eine (größere?) Änderung an der Kommunikation zwischen CCDs und I/O-Die erfordern würde?

Der Datendurchsatz ist auf den Bedarf des IOD (und dem Austausch mit dem 2. CCD) ausgelegt. Wie sieht der wohl aus, wenn du plötzlich ~+100 GB/s an RAM-Anbindung hinzufügst? Willst du das einfach ignorieren?

 

[SaschaHa]

Natürlich kann man das, aber nicht alles was in deinen (oder wenigen) Augen sinnvoll ist, ist Fortschritt.

Ich schätze mal, wir müssten uns hier nicht mit immer höheren (absurden) RAM-Taktraten auseinandersetzen, wenn der Bedarf nicht vorhanden wäre. CUDIMM - worum es hier ja ebenfalls geht - ist ja unter anderem zu genau diesem Zweck entwickelt worden: um dank der besseren Signalqualität höhere Taktraten ermöglichen zu können. Aus diesem Grund habe ich in den Raum geworfen, dass es ja (meiner Meinung nach) "nicht schlecht" wäre, vielleicht mal die Breite des Speicherinterfaces zu erhöhen. Nicht mehr und nicht weniger.

Der Datendurchsatz ist auf den Bedarf des IOD (und dem Austausch mit dem 2. CCD) ausgelegt. Wie sieht der wohl aus, wenn du plötzlich ~+100 GB/s an RAM-Anbindung hinzufügst? Willst du das einfach ignorieren?

Ignorieren oder vergessen tue ich hier nichts, das sind halt deine Strohmänner. Auch argumentierst du mit Behauptungen, für die du keinerlei Belege hast und mit denen du tendenziell sogar ziemlich daneben liegen könntest. Wenn beispielsweise ein 7700X - wohlgemerkt mit nur einem CCD - noch mit hohen RAM-Taktraten skaliert und von diesen (insbesondere beim Gaming) profitiert, dann wird ein 7950X mit seinen 2 CCDs auch mit einer doppelten Anzahl an Speicherkanälen skalieren können, da halt zwei CCDs mit Daten versorgt werden müssen. Das hätte nicht zwangsläufig Auswirkungen auf CPUs mit nur einem CCD, aber bei zwei davon wäre es ein Vorteil. Von monolithischen CPUs/APUs mal ganz zu schweigen.

Ich respektiere, dass du eine andere Meinung vertrittst und keinen Sinn darin sehen magst. Ist dir überlassen. Aber deine Argumente halte ich für etwas kurzgedacht, auch wenn du mir vielleicht dasselbe unterstellen magst.

Im Übrigen halte ich Quad-Channel im Desktop auch nicht für wahrscheinlich, aber aus anderen Gründen. Zum einen würde man damit den Threadripper weiter kannibalisieren, zum anderen lässt sich der RAM-Takt im Desktop besser vermarkten als die Breite des Speicherinterfaces, zumal man mit dem 3D V-Cache ja bereits eine sehr innovative Lösung hat, um Engpässe beim RAM ganz gut zu kompensieren. Dennoch wäre es - um mal auf meine ursprüngliche Aussage zurückzukommen - bei den immer steigenden Kernzahlen wünschenswert (oder zumindest eine Überlegung wert), in Zukunft vielleicht mal wieder breitere Speicherinterfaces zu bieten.

 

[Nagilum99]

Ich schätze mal, wir müssten uns hier nicht mit immer höheren (absurden) RAM-Taktraten auseinandersetzen, wenn der Bedarf nicht vorhanden wäre. CUDIMM - worum es hier ja ebenfalls geht - ist ja unter anderem zu genau diesem Zweck entwickelt worden[...]

Nur dass der Aufwand für CU-Dimm erheblich geringer ist als der für eine verdoppelte Speicheranbindung.
Hier braucht es nicht mehr als einen kleinen IC auf den Modulen. Ich bin sogar unsicher, warum Mainboards oder CPUs das explizit unterstützen müssen.

Wenn beispielsweise ein 7700X - wohlgemerkt mit nur einem CCD - noch mit hohen RAM-Taktraten skaliert und von diesen (insbesondere beim Gaming) profitiert, dann wird ein 7950X mit seinen 2 CCDs auch mit einer doppelten Anzahl an Speicherkanälen skalieren können [...] CPUs/APUs mal ganz zu schweigen.

Nur grob via Mindfactory:
7950X: 6.500
7700X: 14.000
7600X: 19.300
Der Marktanteil der 2 8C-CCDs ist verhältnismäßig gering. Er bräucht also entweder eine eigene Plattform (gab es mit dem TR, sie war sehr teuer und ein Nischenprodukt) oder würde die Plattform für alle erheblich teurer machen.
Der 7700X skaliert nicht in allen Anwendungen mit dem RAM-Takt und $Spiel ist nicht Makrtrelevant.
Wie ich schon schrieb: Dahinter stecken enorme Kosten, die in Relation zum Ergebnis stehen müssen. Ich könnte auch vereinfachen: Meinst du dass bei AMD und Intel niemand darüber nachgedacht hat, ob das eine sinnvolle (bzw. sogar die bessere) Option ist?

Es ist ja nicht so als ob wir hier das Rad neu erfinden würden und wie du schon erwähnt hast: Die Caches wachsen ebenfalls, wobei auch da der Nutzen sehr individuell variiert.

 

[SaschaHa]

Er bräucht also entweder eine eigene Plattform

Was ich generell auch nicht abwegig fände. Dass TR aktuell nicht besonders beliebt ist, liegt unter anderem ja an den erheblichen Mehrkosten und der schieren Größe der Plattform. Neben dem Plus an Kernen und Speicherkanälen bekommt man dort ja auch zahlreiche zusätzliche PCIe-Lanes und viele Features, die viele Leute nicht brauchen. Aktuell ist es ja sogar so, dass TR und TR Pro sich denselben Sockel teilen, aber als eine der Besonderheiten mal 4 (TR) und mal 8 (TR Pro) Speicherkanäle bieten. Letztendlich ist TR also nur ein kastrierter TR Pro, und dieses Prinzip würde ich tendenziell infrage stellen. Zwischen Ryzen und Threadripper scheint aktuell eine ziemliche Lücke zu klaffen, die man durch eine gewisse Verschiebung zumindest reduzieren könnte.

Alternativvorschlag:

• Desktop: 6-16 Kerne, 2 Speicherkanäle, Midrange-Chipsatz (bsp. B650-Nachfolger)
• "HEDT": bis zu 24 Kerne, 4 Speicherkanäle, Midrange- oder High-End-Chipsatz (bsp. X870E-Nachfolger)
• WS: TR (Pro), 8 Speicherkanäle

Das "HEDT" in Anführungszeichen, da man diese Plattform - abgesehen von den 4 Speicherkanälen - ja eher in Richtung "Mainstream" auslegen und den Aufpreis somit gering halten könnte, um sich vor allem gegen die Intel Desktop-Flaggschiffe aufzustellen und auch TR (Pro) nicht zu kannibalisieren. Intels HEDT-Plattform war damals ja auch nicht allzu unbeliebt, sie ist aber vor allem Ryzen und TR zum Opfer gefallen.

Meinst du dass bei AMD und Intel niemand darüber nachgedacht hat, ob das eine sinnvolle (bzw. sogar die bessere) Option ist?

Die Antwort auf diese rhetorische Frage findest du bereits im letzten Abschnitt meines letzten Posts. Ich wiederhole mich an dieser Stelle mal nicht.

An dieser Stelle klinke ich mich aber mal aus, da wir ohnehin nicht auf einen gemeinsamen Nenner kommen werden. Wir haben halt unterschiedliche Ansichten, was ja auch vollkommen ok ist. Meinen Standpunkt sehe ich nun zumindest als ausreichend dargelegt.

 

[lynx007]

Ich frage mich welchen Einfluss auf die DDR6 Entwicklung dass alles haben wird.
"DDR6-Speichermodule sollen in einem ersten Schritt mit Geschwindigkeiten von "8.800 bis 17.600 MT/s" spezifiziert werden, während dann im späteren Verlauf des Lebenszyklus eine Erweiterung der Speichergeschwindigkeit auf "bis zu 21.000 MT/s" möglich sein soll."

Naja, mehrbandbreite... mehr bits die man schupsen kann. Heißt umgekehrt weniger Cache, dafür mehr Kerne, oder günstiger Chips. So wie die letzten 40 Jahre.... sorry ich möchte das natürlich auch nicht "tot" reden.
Aber "so viel " hat sich seit P1-4,... nicht "so viel" geändert... außer das es schneller geworden ist, aber für viele leider noch immer zu langsam.

Aber im Grunde limitiert immer der Speicher. Oder ist es eher die Chipfläche? Egal, seit "little man" hat sich nicht "viel" geändert, am Rechner dem man schon im Kinderzimmer hatte. Ja, kleiner, mehr davon, mehr cycles, mehr instruktions... plus parr "abkürzungen"...