Notiz Fertigungsverfahren: TSMC setzt ab 2 nm auf Gate-all-around (GAA)

Che-Tah · 21. September 2020

Ein Bild hätte dem Artikel gut getan....

In Eindhoven rund um den Flughafen steht auf jedem 2. Gebäude ASML.
ASML geht ja auch Philips zurück die dort ihr Hauptquartier haben.... falls sich mal wer gefragt hatte warum der Fußballverein "PSV Eindhoven" heißt.

jemandanders · 21. September 2020

Volker schrieb:
aber das hilft halt auch im möglichst lange Geheimhaltung zu haben - und da ist Nvidia richtig paranoid (wie Apple).

Im Moment habe ich aber den Eindruck das, wenn schon Paranoid, dann nur AMD.

Von denen hört man ja wirklich nur, was man auch hören soll.
Kein Vergleich mehr mit früheren Zeiten.

eRacoon · 21. September 2020

Der Bauer hat aktuell eine nette Serie dazu, wo er einen 7nm vs 14nm im Detail vergleicht wo es auch um die Transistorgrößen etc. geht... allein wegen der coolen Bilder einen Blick wert.

Volker · 21. September 2020

Summerbreeze schrieb:
Im Moment habe ich aber den Eindruck das, wenn schon Paranoid, dann nur AMD.
Von denen hört man ja wirklich nur, was man auch hören soll.
Kein Vergleich mehr mit früheren Zeiten.

Die werden einfach ziemlich ähnlich sein, da lernt AMD von den besten bzw. hat es. Extrem spät anfangen zu bauen, dazu das Paper-Announcement im Oktober, damit erkauft man sich auch nochmal bissel Zeit. Der Start wird am Ende vermutlich genau so schlimm wenn sie ein richtig gutes Produkt haben, ist ja zuletzt eher die Regel geworden.

Nachtrag: Hab mal nachgesehen letzes Jahr: 7.7.19 war Start der Zen 2, unser Sample vom 3800XT war Kalenderwoche 23, der 3900X von KW 22 .. also Anfang Juni 2019 gebaut, vier Wochen vor Launch und die Ankündigung auf der Messe war schon durch .. bzw. zwei Wochen bevor wir die hatten^^ Die kleineren hatten bissel Vorlauf, aber das High-binned-Zeug alles später:
https://pics.computerbase.de/8/8/6/2/6/11-1080.16d7008f.jpg
Die Verfügbarkeit des 3900X war dann ja auch wochenlang hundsmiserabel.

Also kann man sich wohl sicher sein, dass da bisher auch nicht wirklich viel gebaut wurde, wenn Zen 3 im November jetzt kommen wird. Und keiner weiß ohnehin, was für ein Umfang, ich rechne ja nicht gleich mit 5 oder 6 Modellen, eher nur was Aushängeschild-Style. Aber lassen wir uns überraschend.

TriggerThumb87 · 21. September 2020

Wie viel nm sind das denn jetzt netto?
Komme mir vor wie bei DBZ und mein Scouter zeigt mir nur Schrott an.

jemandanders · 21. September 2020

TriggerThumb87 schrieb:
Wie viel nm sind das denn jetzt netto?
Komme mir vor wie bei DBZ und mein Scouter zeigt mir nur Schrott an.

Ich würde mir da nicht mehr so viele Gedanken machen

Diese Strukturen kannst eh nur noch mit einem Elektronenmikroskop erfassen.
Meine Welt hört z.B. allerspätestens bei 1 μm auf. Und selbst das ist schon eine echte Erfahrung, solche Genauigkeiten zu realisieren.

noxon · 21. September 2020

Dass diese Strukturbreiten in Silizium überhaupt noch funktionieren ist erschaunlich. 2 nm sind ja nur noch 10 Si-Atome in der Breite.
So langsam wird es echt mal Zeit über komplett neue Technologien nachzudenken, denn bald ist Schluss mit dem Schrinken.

Steht da denn schon was in Aussieht, was zum Beispiel in weiter Ferne Silizium Chips ersetzen könnte?

EL-SANTO · 21. September 2020

Schicke Bude.

M4573r_0D · 21. September 2020

Cool Master schrieb:
@M4573r_0D

Interessant, wusste nicht das ASML von denen beliefert wird. Ich nehme an Trumpf für Laser und Zeiss für die entsprechende Optiken dafür?

Ja, genau so sieht es aus.

Piktogramm · 21. September 2020

Colindo schrieb:
Soweit ich weiß, hat GAA nichts mit der Belichtungstechnik zu tun. Da geht es eher um die Präzision beim Ätzen und beschichten.

"nichts" stimmt nicht, solang da nicht alles ordentlich ineinander greift wird es essig. Wenn da 3 Stränge im GAA-Transistor untergebracht werden, sind das mehrere wiederholte Belichtungen[1] mit der kleinsten Strukturgröße notwendig[2]. Die Belichtungsmaschine muss es also schaffen die selben Strukturen mehrfach äußerst genau anzusteuern und zu fokussieren. Steuerkreise und Mechanik die verlässlich µm genaue Wiederholungen schaffen sind schon unschön aufwendig, im einstelligem oder sub nm-Bereich ist da jede zusätzliche Wiederholung sehr weit weg von "nichts"

[1] Inkl. Beschichten, Ätzen und evtl Dotieren.
[2] Der Hauptgrund wieso EUV eingeführt wurde war ja eben die teuren Mehrfachbelichtungen der 14 bzw. 10nm Prozesse zu vermeiden.

voerden · 21. September 2020

engineer123 schrieb:
zum Titel-Bild der Foundry:

Voll der Palast 💪

Durch den neuerlichen Paperlaunch von Nvidia, denke ich mal, dass AMD, Nvidia, Intel and others
da wie Dücklinge angekrochen kommen, um wenigstens eine Fertigungslinie für ihre chips zu bekommen.

Ich glaube, Nvidia ist mit seiner neusten Generation nicht mehr bei TMC, sondern bei Samsung.

Che-Tah · 21. September 2020

@Volker:
wo findet man die Kalenderwoche bei den Nvidia Chips?
20 =2020
32 = Kalenderwoche? (1. Augustwoche)
A1 = Chip Revision?

Wenn ich den Wasserkühler an die 3090 installier kann ich ja nachschaun ^^

Gibts am PCB auch einen Entzifferbaren Code vom Boardpartner? Auf den PCB Fotos hab ich 3 Codes/Strichcodes gefunden, aber keinen (offensichtlichen) Hinweis auf die Produktionswoche.

latiose88 · 21. September 2020

bin gespannt wie weit die jeweiligen Hersteller die Grenzen des Skrinkens aufweiten können.Vielleicht kommt ja AMD auf die Idee die selbe Taktik wie bei Nvidias RTX 3000 Serie zu machen und dann nur ein Teil zu erhöhen um mehr Leistung bei weniger mehr Flächenbedarf zu haben.Oder die wechseln auf nur noch 32 bit und simulieren es falls mal doch 64 bit benötigt wird dann hoch.Mir würde schon einfallen wie man aus der selben Fläche mehr Leistung herauspressen kann.Könnte also durchaus sein das AMD das mit den CPUs macht und auf GPUS.Das wärs doch,man gliedert die AVX Einheiten auf die Highend CPUS aus,wie auf den 24 und 32 Kernen un läasst AVX bei 16 kernen und kleiner einfach weg.In gegenzug erhalten dann alle anderen Befehlsätze usw mehr Einheiten oder sowas.So könnte man auch mehr Leistung herauskitzeln,oder ist es doch nicht so einfach wie ich mir das so vorstelle?

AlphaKaninchen · 21. September 2020

noxon schrieb:
Steht da denn schon was in Aussieht, was zum Beispiel in weiter Ferne Silizium Chips ersetzen könnte?

Coretek hat ein super Video dazu gemacht:

Roi-Danton · 21. September 2020

noxon schrieb:
Dass diese Strukturbreiten in Silizium überhaupt noch funktionieren ist erschaunlich. 2 nm sind ja nur noch 10 Si-Atome in der Breite.

Nein, das sind nur Marketingangaben zur Vergleichbarkeit mit älteren Prozessen. Hier mal eine (etwas ältere) Tabelle, die neuen Prozesse dürften etwas kleiner sein:

NMA · 21. September 2020

Das ist schon recht interessant.
Schade, dass es keine Verbindlichen Angaben, zu technischen Details gibt (verständlicherweise).

Der Bauer hat zu dem Thema (Fertigungsgrößen) ein interessantes Video (bestehend aus drei Teilen) dazu gebracht.
Darin werden ebenfalls Bereiche der Halbleiterfertigung und ihr "Verhältnis" zu den Angaben der Strukturbreite näher beleuchtet.

Volker · 21. September 2020

Che-Tah schrieb:
@Volker:
wo findet man die Kalenderwoche bei den Nvidia Chips?
20 =2020
32 = Kalenderwoche? (1. Augustwoche)
A1 = Chip Revision?

Anhang anzeigen 969703

Wenn ich den Wasserkühler an die 3090 installier kann ich ja nachschaun ^^

Gibts am PCB auch einen Entzifferbaren Code vom Boardpartner? Auf den PCB Fotos hab ich 3 Codes/Strichcodes gefunden, aber keinen (offensichtlichen) Hinweis auf die Produktionswoche.

Die Codes sind richtig, Anfang August 2020 stimmt, 32 ist die Kalenderwoche, A1 das Stepping/die Revision.
Auf dem PCB wüsste ich nicht wo das zu finden ist. Vielleicht Strichcode, dann brauchst aber eine Datenbank oder so

Haldi · 21. September 2020

Tzk schrieb:
Wird beim Ram ja schon gemacht. Da folgte auf 1X erst 1Y und nun 1Z...

Die stehen aber alle für einen wert zwischen 0-9 sind also alle zwischen 10-19nm.
Wär auch iwie lächerlich wenn nach Fertigungsverfahren Otto dann Meier kommt. Dann lieber irgendwelche Fantasie Zahlen die aneinaderfolgende reihen darstellen sollen.

-Ps-Y-cO- schrieb:
Ratet Mal was ich gesehen habe auf der Holländischen Autobahn ^^
3 Trucks mit ASML Zuganhänger

Kamen vermutlich aus der Schweiz oder?
Hier südlich von Zug iwo werden die Grundgerüste für die Maschinen gefräst. Die haben so extra grosse Maschinen um die 4x6m Gerüste zu fräsen.

desnatavo · 21. September 2020

AlphaKaninchen schrieb:
Coretek hat ein super Video dazu gemacht:

YouTube

An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.
YouTube-Embeds laden

Ich bin damit einverstanden, dass YouTube-Embeds geladen werden. Dabei können personenbezogene Daten an YouTube übermittelt werden. Mehr dazu in der Datenschutzerklärung.

YouTube-Embeds laden
Datenschutzerklärung

Vielen Dank für dieses Video, fand es sehr interessant (auch wenn ich nur einen Bruchteil verstanden habe haha)

TriggerThumb87 · 21. September 2020

Summerbreeze schrieb:
Ich würde mir da nicht mehr so viele Gedanken machen
Diese Strukturen kannst eh nur noch mit einem Elektronenmikroskop erfassen.
Meine Welt hört z.B. allerspätestens bei 1 μm auf. Und selbst das ist schon eine echte Erfahrung, solche Genauigkeiten zu realisieren.

Ja, sorry, das ist Unfug.
Es ist schön für dich, dass dein Tellerrand bei 1 μm aufhört.
Das erklärt dann auch wieso Leute einfach abkaufen, dass ein 5nm Prozess z.B. auch 5nm Strukturbreite haben würde, und nicht 20nm.
Ob ich mir Gedanken darüber mache ob man mich bescheißt oder nicht, das ist allein meine Entscheidung.

Siehe auch diesen informativen Post:

Roi-Danton schrieb:
Nein, das sind nur Marketingangaben zur Vergleichbarkeit mit älteren Prozessen. Hier mal eine (etwas ältere) Tabelle, die neuen Prozesse dürften etwas kleiner sein:
Anhang anzeigen 969716

Notiz Fertigungsverfahren: TSMC setzt ab 2 nm auf Gate-all-around (GAA)

Lt. Commander

Commander

Rear Admiral

Ost 1

Banned

Commander

Admiral

Lt. Junior Grade

Ensign

Admiral

Cadet 3rd Year

Lt. Commander

Commodore

Commander

Lt. Commander

Lt. Commander

Ost 1

Admiral

Lt. Junior Grade

Banned

Ähnliche Themen

Passend zum Thema