News Für A14(P)-Chips: TSMC erwartet erstes High-NA-EUV-System noch diesen Monat

[RogueSix]

@Sherman789

Wo hat denn Intel Vorsprung? Sie mussten gerade erst mit eingezogenem Schwanz eingestehen, dass sie Lunar und Arrow Lake komplett bei TSMC fertigen lassen müssen, weil ihre eigenen Herstellungsprozesse für keine tile etwas taugen.

Bei Raptor Lake haben sie zwei Jahre und zwei Generationen am Stück degradierenden Schrott produziert.

Dazu der davon unabhängige "oxidation issue" bei -angeblich- nur einigen frühen Chargen. Intel hat aber vorsichtshalber mal keine Chargen-/Batchnummern von oxidierten CPUs veröffentlicht (vielleicht weil es doch ein viel größeres Problem war/ist?).

Dann das vernichtende Urteil von Broadcom letzte Woche, die Intel zu verstehen gegeben haben, dass ihr "Heilsbringerprozess" (laut Gelsinger) 18A niemals im Zeitplan HVM-ready sein wird.

Den 20A Prozess musste man gar komplett einstampfen, weil da wohl nur Abfall bei produziert wurde. Ursprünglich sollte der Prozess mal eine wichtige Brücke auf dem Weg zu 18A darstellen. Jetzt werden alle Tiles von Lunar und Arrow Lake komplett bei TSMC gefertigt, weil man 20A nicht geschissen bekommen hat.
Last but most definitely not least: 20A sollte auch BSP und GAA bei Intel einführen. Mal wieder ein Satz mit "x".

Ergo: Nur Katastrophennachrichten und ein Versagen nach dem anderen in Intels Fertigungssparte. Die Tatsache, dass sie High-NA Systeme vor TSMC bestellt und geliefert bekommen haben, bedeutet doch keinen Vorsprung. Haben die die Kisten überhaupt schon ausgepackt und aufgestellt, geschweige denn den "on" Knopf gefunden?

Ein Vorsprung wäre oder wird dann gegeben sein, wenn Intel tatsächlich irgendwann mal funktionierende Chips bei vergleichbaren geringen Defektraten (yields) wie TSMC produzieren können, die in Performance und Effizienz vor ihren TSMC Pendants liegen. Davon sind wir zum jetzigen Stand weiter entfernt als jemals zuvor seit die Probleme mit 10nm vor inzwischen gut 8(!) Jahren Intel die Führung gekostet haben...

 

[ETI1120]

Also hat Intel ein halbes Jahr Vorsprung mit dem High-NA System, aber deutlichen Rückstand mit der Einsatzerfahrung von EUV insgesamt.

Dieses halbe Jahr ist irrelevant.

Das ganze Theater das Pat Gelsinger um High NA macht ist pure PR. Die macht überall Eindruck, nur nicht bei denen auf die es ankommt, den Kunden, die bei Intel fertigen sollen.

Unterm Strich dürfte es also ein ziemlich offenes Rennen sein, ob TSMC oder Intel damit zuerst wirklich produzieren können - unabhängig von der Frage des Wollens (wo ja das finanzielle stark mitspielt).

Was entscheidend ist, wie viele Maschinen ASML liefern kann. Intel könnte mit den 6 Kisten die sie bekommen, eine HVM betreiben. Mit 6 Kisten könnte TSMC wahrscheinlich wenig anfangen, da sie mehrere Fabs ausrüsten müssen.

Aber es würde definitiv helfen, wenn Intel das schnell und gut (!) in Gang bekommt.

Intel muss 18A zum laufen bekommen.

Wenn das nicht klappen sollte wäre es eine Katastrophe.

Das ganze Spekulieren bringt nichts. Man sieht es wenn die auf 18A basierenden Produkte ausgeliefert werden. Alleine das zählt.

Aber das Ganze hat doch auch eine Charakteristik eines "Lucky Punch"?

Um einen Lucky Punch setzen zu können, muss man erst einmal einen Punch haben.

Wie dem auch sei. Sollte es Intel das bald gelingen, dann würde das Intel zwar Vorsprung mit dieser neuen Technologie bringen - und erfreute Aktionäre.

Um einen Vorsprung zu haben muss man erst einmal überholen.
Und das funktioniert nicht per Namen sondern per PPA bzw. per PPAC.
Wobei die Gewichtung von PPA vom Produkt abhängt.

Aber noch wichtiger ist für Intel wohl, dass sie damit wieder die modernsten Chips herstellt - neben TSMC?

Als Halbleiterhersteller leidet Intel unter einem schrumpfenden Markt für CPUs. Und CPUs sind nun Mal das dominierende Produkt von Intel.

Als Foundry müssen sie zuerst Kunden überzeugen bei Ihnen herstellen zu lassen. Und da war Intel bisher bei 18A nicht sonderlich erfolgreich.

Es ist halt irgendwo eine Wette.

Es sind mehrere Wetten.

Eine ist, wann die High-NA Maschinen tatsächlich reif für die HVM sind. Das hat sich bei EUV damals eine Weile hingezogen. Es ist anzunehmen, dass dies bei High-NA schneller sein wird.

Ab einem gewissen Punkt wird High-NA kosteneffizienter sein als Low-NA EUV. Intel erwartet diesen Punkt früher, und trommelt daher schon sehr lautstark dafür, dass sie schnell auf High-NA setzen wollen, TSMC erwartet ihn halt später.

TSMC hat die 3 nm Produktion am laufen. Inklusive Multi Patterning mit EUV. Am Metall 0 Pitch ändert sich weder bei 2 nm noch bei A16 etwas entscheidendes. Deshalb ist es für TSMC besser alle 3 Nodes mit EUV zu planen. Hier High-NA einzuführen, würde ein bedeutet technologisches Risiko bedeuten. Die Kosten kennt TSMC von 3 nm her, und wenn die TSMC bei 3 nm im Griff hat, kommen mit 2 nm und A16 von dieser Seite keine Risiken dazu.

Deshalb plant TSMC frühestens ab A14 mit High-NA.

Wenn Intel recht behält, haben sie gute Chancen durch High-NA für eine Weile den besten Prozess zu haben.

Nein.

Intel kann durch High-NA kosten sparen weil sie weniger Masken benötigen als mit EUV. Kosten zu sparen hat Intel dringend nötig, wenn sie gegen TSMC und Samsung konkurrieren wollen.

Wie gesagt bestehen je nach Produkt erhebliche Differenzen bei der Beurteilung was der beste Prozess ist. Es gibt kein "one size fits all".

Wenn sie nicht recht behalten, geben sie Milliarden zu früh aus und schlimmstenfalls für eine Generation an Belichtern die nur nach teurer weiterer Aufrüstung mit den Geräten mithält, mit denen TSMC in die Massenproduktion gehen will.

AFAIU ist das Risiko, dass die High NA zum gewünschten Zeitpunkt noch nicht zur HVM taugen. Z. B. wegen zu geringem Durchsatz an Wafern.

50% waren es 2014 und jetzt sind es 70% bei den Consumer GPUs.

Im letzten Quartal lag die Bruttomarge von Nvidia bei knapp 76 %.
Das ist über alle Bereiche und nicht nur die Gaming.

Die Bruttomarge stieg als der Anteil der Gaming GPUs am Gesamtumsatz immer kleiner wurde.
Ausnahmen waren nur die Quartale nach dem Platzen der Cryptoblasen.

Bei den KI Beschleuniger sind es bis zu 1000(!)% ...

Brutto Marge = (Umsatz - Produktionskosten)/Umsatz

Bei Produktionskosten von 0 Euro kommt eine Brutto Marge von 100% raus. Mehr als 100% geht nicht.

Die 1000% kommen zustande in dem man den Umsatz in Relation zu den Produktionskosten setzt. Das ist aber keine Berechnung einer Marge.

https://www.golem.de/news/ki-boom-bis-zu-1-000-prozent-marge-fuer-nvidia-h100-2308-176875.html

Seit Marc Sauter bei Golem weg ist, ist das Niveau dort drastisch eingebrochen.

 

[Tzk]

Lustig wie hier einige einen Vorsprung von Intel sehen. Merke: Nur weil Intel (mal wieder) PR-technisch die Trommel dreht heißt das noch lange nicht, dass die vorwärts kommen. Intels Abstieg bzw. Rückstand der Fertigung datiert mittlerweile über 5 Jahre zurück, nämlich seit die versucht haben von 14nm+++ auf 10nm zu wechseln. Auch damals hat man sich übernommen und brauchte zig Iterationen, bis 10nm SuperFin (10nm++?) überhaupt so weit war, das man es im Desktop bringen konnte und ein für den Kunden merkbarer Vorsprung ggü. 14nm vorhanden war.

Seit damals rennt Intel hinterher und auf vollmundige Ankündigungen folgen nur noch Verspätungen bzw. mittlerweile Eingeständnisse, wie z.B. die Auslagerung der Fertigung zu TSMC oder das komplette Einstampfen des 20A Prozesses.

Also erstmal abwarten was Intel wirklich liefert. Ich glaube erst an den 20A/18A Prozess, wenn Cpus in breiter Masse verfügbar sind. Versprechen konnten die schon immer gut...

Seit Marc Sauter bei Golem weg ist, ist das Niveau dort drastisch eingebrochen.

Leider ja. Die Artikel von Sauter waren immer sehr gut, sowohl vom Schreibstil als auch vom Inhalt.

 

[RogueSix]

@Tzk

Stimme Deinem Beitrag weitgehend zu, aber mit 5 Jahren kommen wir meiner Erinnerung nach bei weitem nicht hin.
IIRC, wollten Intel ursprünglich mal 10nm in 2016 am Start haben*.

Vor 5 Jahren, also 2019, wollte man eigentlich schon bei 7nm sein, also "richtige" 7nm nach klassischer Nomenklatur und nicht "Intel 7" (10nm), denn die "neuen" Marketingbezeichnungen wurden ja erst viel später aus dem Hut gezaubert als der Abstand zu TSMC immer größer und größer wurde.

Daher habe ich irgendwo da oben auch etwas von ca. 8 Jahren geschrieben. Das entspricht inzwischen glaube ich eher der Realität.
Spätestens in 2016 sind Intel damals ins Schwimmen gekommen als sie 10nm erstmalig verschieben mussten. Es gibt auch Artikel, die davon ausgehen, dass Intel bereits 2015 gewusst haben müssen, dass das mit 10nm so bald nix wird.

* Hier mal ein Mainstream-Medien-Artikel von BBC zu Intel's ersten 10nm Problemen vom Juli 2015:

The delay was revealed by Intel boss Brian Krzanich during a conference call with the press and financial analysts.
[...]
On the current generation of chips emerging from Intel factories, the smallest parts are about 14 nm in size.

Originally, Intel said these would be phased out in favour of the 10nm chips in the second half of 2016. Now, it said, 10nm chips may not appear before 2017 - a delay of about 6-9 months.

The delay will derail the two-step "tick tock" system it has been using for years to steadily improve processor power.

^ Also... bereits da -gegen Mitte 2015- kam die ganze Tick-Tock-Kadenz erstmalig ins Schwimmen. Ein Zustand, der inzwischen über NEUN Jahre nach dieser Erwähnung im BBC-Artikel bis heute anhält und dies trotz bester Absichten von Gelsinger zu Tick-Tock zurückzukehren.

 

[raPid-81]

Vor 5 Jahren, also 2019, wollte man eigentlich schon bei 7nm sein, also "richtige" 7nm nach klassischer Nomenklatur und nicht "Intel 7" (10nm), denn die "neuen" Marketingbezeichnungen wurden ja erst viel später aus dem Hut gezaubert als der Abstand zu TSMC immer größer und größer wurde.

Dazu muss man vielleicht noch sagen dass Intel mit der Umbenennung auf die Vorgehensweise von TSMC und Samsung reagiert hat. Die beiden nennen ihre Prozesse nämlich deutlich länger "wie sie wollen". Intel war lange Zeit der einzige Hersteller der seine Prozesse zumindest nach EINER echten Kenngröße benannt hat.

Intel 7 hat ungefähr so viele Transistoren pro mm² wie TSMC 7nm. Siehe Tabelle hier.

 

[andi_sco]

Intel hat erstmals seit langem einen Vorsprung.

Wo hat Intel einen Vorsprung?

Um einen Vorsprung zu haben muss man erst einmal überholen.

Überholen, ohne einzuholen

nämlich seit die versucht haben von 14nm+++

Wobei ja schon die ersten Pentiums mit 14nm nicht ganz pünktlich kamen.

 

[ETI1120]

Dazu muss man vielleicht noch sagen dass Intel mit der Umbenennung auf die Vorgehensweise von TSMC und Samsung reagiert hat. Die beiden nennen ihre Prozesse nämlich deutlich länger "wie sie wollen".

Es ist aus dem Ruder gelaufen.
Bis 28 nm den Planartransistoren waren alle noch im Gleichklang. Obwohl schon die 28 nm nichts mehr mit der Gatelänge oder dem feinsten Metal Pitch zu tun hatten.

Der Namen des neuen Node ergibt sich wenn man die Zahl im alten Node mit 0,7 multipliziert.

Mit 20/22 nm fing das auseinanderlaufen an.

Intel hat mit 22 nm FinFET eingeführt. Die TSMC und Samsung haben es bei 20 nm zuerst noch mit Planartransistoren versucht. Mit geringem Erfolg.

Dann ist Intel mit 14 nm der zweiten Generation FinFet raus gekommen. Etwas später haben TSMC und Samsung die FinFET im 20 nm Node eingeführt. Um den Rückstand zu verschleiern haben beide neuen Namen für den Node gewählt. Samsung ganz unbescheiden 14 nm und TSMC ein bisschen zurückhaltender 16 nm.

Und von da an sind immer weniger Maße zu den Transistoren öffentlich bekannt. Die Parameter der Transistorzellen sind größtenteils hinter NDA bzw. Pay Wall verschwunden.

Intel war lange Zeit der einzige Hersteller der seine Prozesse zumindest nach EINER echten Kenngröße benannt hat.

Intel 7 hat ungefähr so viele Transistoren pro mm² wie TSMC 7nm. Siehe Tabelle hier.

Es geht um PPA beziehungweise PPAC. Die angegebene Transistordichte ist nur ein Teil der Geschichte.

Intel war bis 7 nm konsistent. Alles nach 7 nm ist Phantasie.

TSMC hat sich bis auf 16 nm und A16 an die 0,7 Regel für einen neuen Node gehalten. A16 ist N2 mit Backside Power Distribution Network.

Bei Samsung war 5 nm bestenfalls ein Halfnode. Trotzdem hat Samsung die Fehlerrate nicht in den Griff bekommen. Mit den Namen der Nodes wird Samsung immer kreativer.

Überholen, ohne einzuholen

Einholen ist ein Moment im Überholvorgang.

Wobei ja schon die ersten Pentiums mit 14nm nicht ganz pünktlich kamen.

Probleme und daraus resultierende Verschiebungen gab es schon immer. Aber es kommt eben darauf an ob man die auftretenden Probleme lösen kann. Dies ist Intel vor 10 nm immer sehr gut gelungen. Deshalb ist das Totalversagen bei 10 nm eigentlich nicht zu erklären-

Ergänzung (11. September 2024)

Leider ja. Die Artikel von Sauter waren immer sehr gut, sowohl vom Schreibstil als auch vom Inhalt.

Die Artikel von Marc Sauter waren für mich immer der Grund auf Golem reinzuschauen.

Einige Artikel nach seiner Zeit waren so schlecht wie ich es ansonsten nur auf Wccftech oder Hardwaretimes kenne.

 

[andi_sco]

Einholen ist ein Moment im Überholvorgang.

Oh Gott, wir werden alle sterben

Überholen ohne einzuholen – ist ein von Walter Ulbricht als Erster stellvertretender Vorsitzender des DDR-Ministerrats im Jahr 1969 in der DDR ausgerufenes Ziel der Wirtschafts- und Sozialpolitik.

Muss ich das andere Zitat auch erklären oder findest du Jörg Langer alleine?

 

[Tzk]

Stimme Deinem Beitrag weitgehend zu, aber mit 5 Jahren kommen wir meiner Erinnerung nach bei weitem nicht hin.
IIRC, wollten Intel ursprünglich mal 10nm in 2016 am Start haben*.

Da hast du vollkommen recht. Rein von der Abfolge bzw gemäß Tick-Tock hätte Kaby Lake in 10nm kommen müssen. Broadwell war der Shrink, Skylake dann die neue uArch. Damit hätte Kaby Lake Anfang 2017 eigentlich wieder der Shrink sein müssen, stattdessen gab es Skylake Kerne, bisschen mehr Takt und eine neuere IGP.

Das die Geschichte ewig nicht besser wurde -inklusive Backport von 10nm zu 14nm in gen 11 - ist ja bekannt.

 

[cYgNoS]

Schöner deutscher Laser