News Halbleiterfertigung: TSMC feiert tape-out des ersten EUV-Chips

[Volker]

Auf dem OIP Ecosystem Forum hat TSMC das erste tape-out eines Testchips in 7 nm unter Nutzung von EUV-Lithografie (N7+) vermeldet. Im Frühjahr 2019 soll bereits mit 5 nm (N5) die sogenannte risk production beginnen, um rund ein Jahr später die Serienfertigung aufnehmen zu können. Es ist ein Meilenstein, vor allem für EUV.

Zur News: Halbleiterfertigung: TSMC feiert tape-out des ersten EUV-Chips

 

[Dai6oro]

Weiß man bereits wer als Nutzer dieser Prozesse in Frage kommt? Also für welche Art von Chips es geeignet ist bzw. gedacht ist?

 

[Roche]

Na das ist doch eigentlich ziemlich einfach. Natürlich ist es für die Chips gedacht, die auch bisher am größten und teuersten ausfallen.
Also CPUs, GPUs usw.
Für irgendwelche 0815 Chips, die auch in größeren Strukturen gerfertigt werden können, ergibt das ja vorerst gar keinen Sinn.

 

[Augen1337]

Naja wenn du die EUV meinst..... fast alles? Wenn die das schon bei 32nm CPUs anwenden wollten?
Alles was also <=32nm ist, würde sich schon hiermit rechnen.

 

[HaZweiOh]

TMSC verfügt also als erster EUV?

Das dürfte dann für die Ryzen 4000-CPUs benutzt werden. War damals keine schlechte Idee, die Produktion auszulagern und die Entwicklungskosten auf mehrere Schultern zu verteilen.

 

[nytm4r4]

Krass - Ryzen 3 dann 5nm EUV? Intel dürfte schäumen....

 

[Dai6oro]

Daher die Frage . Es gibt bestimmte Prozesse die spzeialisiert sind z.B: auf Low Power. Damit stellt man keine Desktop high performance CPUs her.

 

[Faranor]

Die Nachricht freut mich doch sehr.
Ich erhoffe mir feinere Strukturbreiten, gute yields und damit nicht allzu stark steigende Kosten pro mm2 chipfläche

 

[Moriendor]

TMSC verfügt also als erster EUV?

Das dürfte u.a. in den Ryzen 4000 landen.

Wie meinst Du das "in"?

EUV ist ja kein Material, sondern ein Herstellungsverfahren. Die Materialien bleiben gleich. Salopp gesagt, ist EUV ja nur die Art und Weise, mit der die klitzekleinen Schaltkreise anhand eines fest vorgegebenen Musters (z.B. AMD Ryzen CPU oder nVidia GPU usw.) auf das Silikon gebrutzelt werden.

 

[Niygo]

TMSC verfügt also als erster EUV?

Das dürfte u.a. in den Ryzen 4000 landen.

Theoretisch wäre ein Zen2 TR auf Basis des Zeitplans vielleicht möglich. Belastet zu dem nicht die Fertigung anderer Massenprodukte aus dem Hause AMD und auch hier könnten die Synergien genutzt werden für den 4000er Ryzen. Bei gleichen oder geringeren Kosten sogar eine passende Symbiose für TSMC und AMD...

 

[ZeXes]

Krass - Ryzen 3 dann 5nm EUV? Intel dürfte schäumen....

ZEN3 ist 7nm+ Fertigung, höchstwahrscheinlich erst ab ZEN4.

 

[Krautmaster]

denke wenn dann macht Apple den Einstand. Zb Sept. nächstes Jahr.

 

[nytm4r4]

ZEN3 ist 7nm+ Fertigung, höchstwahrscheinlich erst ab ZEN4.

Anhang anzeigen 714320

Ahhh stimmt - Ich hatte in Erinnerung das noch ein Zwischenschritt kommt aka Zen 2+. Aber dann gehen die halt direkt auf Zen 3. Ja dann wirds eben Zen4

 

[konkretor]

Schon spannend die Geräte von ASML beziehen und es doch so brutale unterschiede gibt.

TSMC hats brutal drauf in letzer Zeit

AMD´s entscheidung hin zu TSMC war genau richtig

 

[v_ossi]

Das ist ein großer Schritt für TSMC, aber ein gewaltiger Sprung für die gesamte Halbleiterindustrie. Das sollte mittelfristige allen Chip Herstellern Auftrieb geben und wenn die Versprechen bezüglich der Senkung der Produktionskosten eingehalten werden auch uns Endabnehmern zugute kommen.

(Nachdem die R&D Kosten wieder eingeholt wurden und mehr als ein Anbieter mit EUV arbeitet und somit Konkurrenz am Markt ist)

ZEN3 ist 7nm+ Fertigung, höchstwahrscheinlich erst ab ZEN4.

Wobei ja auch die 7nm+ Fertigung schon einige (4) Belichtungsschritte mittels EUV umsetzt.

Um auf dem Weg dahin aber noch einige Erfahrungswerte mit dem Umgang mit der neuen Technologie zu sammeln, wird TSMC wie auch Samsung eine verbesserte 7-nm-Fertigung anbieten, bei denen einige der Lagen mit EUV belichtet werden, die weiteren dann mit klassischem Verfahren. TSMC beschreibt das Maximum bei der N7+ getauften Fertigungsstufe mit vier EUV-Layern.

Also wird Zen3 zumindest teilweise auch schon via EUV produziert.

@v_ossi Meine Aussage bezog sich auf die !5nm! EUV Fertigung.

Gekonnt überlesen, sorry

 

[ZeXes]

@v_ossi Meine Aussage bezog sich auf die !5nm! EUV Fertigung.

 

[nytm4r4]

Lustig wie sich die Geschichte wiederholt - Ab ca. 1999 rannte Intel bis zur Core2 Architektur AMD hinterher. Ab Core2 bis heute ist es ja bekannt wer der Platzhirsch ist. Aber so wie sich das liest könnte es gut sein das AMD ab nächsten Jahr wieder für einige Jahre übernimmt.

 

[whynot?]

Intel, TSMC und Samsung beziehen doch alle 3 ihre EUV Geräte von ASML, wo liegt dann in der Fertigung der Unterschied? Einstellung der Parameter der Maschinen?

 

[FreedomOfSpeech]

"In den vergangenen Tagen hatteN bereits große Zulieferer für TSMC, die die Ausrüstung und Tools für den neuen Prozess bereitstellen, bereits die Zusammenarbeit mit den Taiwanern bei den nächsten großen Fertigungsschritten vermeldet."

Habs mal korrigiert.

 

[Wattwanderer]

Wie muss man das bewerten?

Geht es jetzt munter weiter mit kleineren Strukturen da die neue Technik beherrschbar geworden ist oder bleibt sie wie bei HDDs einfach stecken die trotz Technikwechsel nur minimale Fortschritte machen?