i9 9900k oder auf Ryzen 3000er warten?

[Holt]

Ich hatte auch anfangs nur von Achtkerner geschrieben. Alles Weitere ging von dir aus.

Wie so eine Faktenverdrehung:

Er wird außerdem mehr Gaming-Leistung als der 3700X mit 12 Kernen haben,

Damit mache ich es wie tidus1979 und erwetiere meine Ingoreliste.

 

[OZZHI]

Wieder einer mehr auf der Ignore.

Ich hätte anstelle der kindischen Ignore Liste einen Dislike Button. Dann wüsste man wenigstens, was die meisten von einem denken. Oder wenigstens offen legen wen einen auf der Ignore Liste hat. :/

 

[tidus1979]

Das ist ne gute Idee.

 

[Holt]

Das würde von den Fanboys nur noch mehr missbraucht, ich finde schon diese Like Buttons blödsinnig. Die Ignoreliste ist sinnvoll um nicht den ganzen Schwachsinn lesen zu müssen den bestimmte Leute ständig von sich geben.

 

[Banned]

Ist das dein Ernst @Holt ?

Was für eine Faktenverdrehung? Jeder kann Betrag #61 von dir lesen.

Man darf doch wohl noch ein wenig spekulieren. Deine Ansichten zu den Preisen sind auch nur Spekulation.

Und der 12-Kerner wird (wenn er denn kommt) weniger Gaming-Leistung als der Achtkerner haben, weil zwischen den zwei Dies kommuniziert werden muss, was die Latenzen erhöht.

Ich schätze ja sonst oft deine meistens kompetenten Beiträge. Aber hier führst du dich echt auf wie ein kleines Kind.

Ergänzung (14. Februar 2019)

@Banned

Schön, dass du es nötig hast, anderen die Kaufentscheidung madig zu machen
Wieder einer mehr auf der Ignore.

Das ist für mich genauso interessant wie seine Kaufentscheidung.

Wenn es nen Gähn-Smilie gäbe, würde ich ihn posten.

 

[Findus]

Und der 12-Kerner wird (wenn er denn kommt) weniger Gaming-Leistung als der Achtkerner haben, weil zwischen den zwei Dies kommuniziert werden muss, was die Latenzen erhöht.

bei EPIC2 verwaltet der I/O-Hub aber die Kommunikation unter den Chiplets UND die Speicheranbindung (wird bei Ryzen dann auch sein, wozu bräuchte der "kleine" sonst den Zusatz-Chip), soweit ich gelesen habe, deine prognostizierten Latenzen sind beim 12 Kerner also vermutlich dann nicht wirklich schlechter wenn es nicht gerade im die Caches geht - wobei hier dann einfach die Frage ist ob die Threadscheduler da nicht eh schon drauf ausgerichtet werden die Threads nicht sinnlos wandern zu lassen

 

[Banned]

Ja, das wird man sehen müssen. Ich vermute auch, dass das besser laufen wird als bisher.
Trotzdem wird der 12-Kerner da zumindest geringe Nachteile beim Spielen haben IMO.
Aber das ist natürlich auch nicht tragisch. Außer für die, für die ein FPS mehr die Welt bedeuten.

PS: Ich persönlich warte auf den 10-Kerner von Intel und hoffe, dass der auf mein Board passt. Aber Zen 2 wird bestimmt sehr gut.

 

[Holt]

verwaltet der I/O-Hub aber die Kommunikation unter den Chiplets UND die Speicheranbindung

Die Latenz zwischen den Kernen wird damit in 3 verschiedenen Stufen haben, je nachdem wo die beiden Kerne sind die miteinander kommunizieren müssen: Am besten zwischen den 4 Kernen auf dem gleichen CCX, aber je mehr Kernen die CPU hat, umso geringer ist die Wahrscheinlichkeit dafür, dann zwischen den Kernen der beiden CCX eines Chiplets und am schlechtesten wird sie weiterhin zwischen denen auf unterschiedlichen Chiplets sein, weil es dann über den I/O Chip gehen muss. Letztere Stufe entfällt bei den RYZEN 3000 mit nur einem Chiplet, kommt dann aber bei denen hinzu die mehr als 8 Kerne und damit zwei Chiplets haben.

Da gerade in Spielen viel Kommunikation zwischen den Kernen nötig ist, sollte es mich nicht wundern wenn die 8 Kerner da vor denen mit noch mehr Kernen liegen oder man bei denen eben wie bei TR wieder so einen Modus schafft in den nur ein Chiplet aktiv ist.

 

[Banned]

Da gerade in Spielen viel Kommunikation zwischen den Kernen nötig ist, sollte es mich nicht wundern wenn die 8 Kerner da vor denen mit noch mehr Kernen liegen (...)

Und deswegen hast du mich oben noch angekackt (Beitrag #81) und jetzt schreibst du das selbst. Da fehlen mir fast die Worte...


Oder war es, weil ich über die Bezeichnung der CPUs spekuliert habe und du dann einen späteren Beitrag von mir aus der chronologischen Abfolge gerissen hast?

Einfach nur pure Rechthaberei und Intoleranz anderer Meinungen versteckt hinter einer wall of text, um die argumentative Unzulänglichkeit und Befangenheit abseits deines ohne Frage vorhandenen Fachwissens zu verschleiern.

 

[Ned Flanders]

Und deswegen hast du mich oben noch angekackt (Beitrag #81) und jetzt schreibst du das selbst. Da fehlen mir fast die Worte...

LOL!

weil es dann über den I/O Chip gehen muss.

Muss es das?

 

[Holt]

Wie sollen die 8 Chiplets von Rome denn sonst miteinander kommunizieren? Glaubst Du wirklich das die neben dem einen Anschluss zum I/O Chip auch noch 7 weitere haben um mit jedem der anderen Chiplets direkt eine Verbindung herstellen zu können? Ist dir bewusst was für eine Leistungsaufnahme dies zur Folge hätte? Ist Dir klar welche Leistungsaufnahme die IF hat?

Scheinbar nicht, denn beim EPYC braucht der Uncore mehr Leistung als die Cores selbst:

Quelle

 

[Ned Flanders]

@Holt

Völlig richtig, aber gehts hier nicht gerade im Ryzen-3000? Ich hab jetzt nicht den ganzen Thread gelesen um zu wissen ob Ihr über Rome spekuliert habt oder ob Du das jetzt aus der Tasche ziehst. Da Du aber mit Spielen Argumentierst....

AMD müsste nur zwei IFOP je Chiplet verbauen (nicht derer sieben) um aus 8 Domänen bei Rome im Vollausbau 4 zu machen, die alle die gleiche Latenz zum RAM und zueinander haben. Bei zwei Chiplet Ryzens wirds dann eben auch nur eine Core Domäne (sprich jeweils zwei Chiplets zusammenfassen.) die gleiche Latenz zum RAM und sehr kurze Latenzen innerhalb haben. Das hätte den weiteren Vorteil das man auch ein GPU Chiplet anbinden könnte.

Und schauen wir uns die Packages doch mal an:

Sicherlich gibt es dann immernoch Core-2-Core Latenz unterschiede, aber die gibt es wenn du ehrlich bist auch bei Intels Fat Dies mit Mesh.

Ich gehe jedenfalls schwer davon aus, das es schon seinen Grund hat, warum AMD die Kerne auf dem Package verteilt hat, wie sie sie verteilt haben.

Ist aber natürlich Spekulatius. Ich legs mal zu meinen Bookmarks und wir können dann mitte des Jahres nochmal schauen.

 

[Banned]

@Ned Flanders

Dann hätte er mal klipp und klar schreiben sollen, welcher Furz ihm quer hängt, statt wie ein kleines Kind einen auf beleidigte Leberwurst zu machen. Ist doch sonst nicht so wortkarg, sondern versucht bewusst, die Leute mit seinen Texten zu erschlagen, zu die Selektivität seiner Argumentationsweise zu verschleiern.

In meinen Augen quasi das Gegenstück zu @Smartcom5 nur mit blauer statt roter Brille.

Die Leute lesen dann diese sogenannten Fachbeiträge und merken nicht, dass der Autor eigentlich total voreingenommen ist und Objektivität nur vortäuscht.

Ein bisschen Spekulation wird in einem Forum doch wohl noch erlaubt sein. Ich lass mir jedenfalls keinen Maulkorb verpassen.

 

[Ned Flanders]

Die Leute lesen dann diese sogenannten Fachbeiträge und merken nicht, dass der Autor eigentlich total voreingenommen ist und Objektivität nur vortäuscht.

Ja, ich verstehe es auch nicht. Ist doch nichts dabei, Fan zu sein. Stell dir vor du gehst zu Bayern gegen BvB und alle im Stadion sagen 'ich bin für den besseren Verein'. Bescheuert wird's erst wenn sie so tun als ob. Ich glaube aber langsam, dass viele wirklich selbst drann glauben.

Ohne Fans wär hier aber garnichts los. Die sind einfach wichtig (und in der Regel nicht unsympathisch :-)) Das sind eher die Oberlehrer die meinen alles zu wissen und die eigenen Grenzen nicht erkennen (wollen) weils dann offenbar ans Selbstbild geht.

 

[Holt]

Völlig richtig, aber gehts hier nicht gerade im Ryzen-3000?

Richtig, aber der soll ja dann auch mal mit mehr als 8 Kernen und damit 2 Chiplets erscheinen, auch wenn AMD erstmal nur einen 8 Kerner gezeigt hat.

AMD müsste nur zwei IFOP je Chiplet verbauen (nicht derer sieben) um aus 8 Domänen bei Rome im Vollausbau 4 zu machen, die alle die gleiche Latenz zum RAM und zueinander haben.

Die gleiche Latenz zum RAM bekommt man auch, wenn alle direkt an den I/O Chip angebunden sind und mehr Verbindungen als die zum I/O Chip dürften die Chiplets nicht haben, zumal bei RZYEN 3000 mit Sicherheit die gleichen Chiplets wie in Rome zum Einsatz kommen werden und mir 2 könnte man bei Rome gerade noch eine Verbindung zum direkt Nachbarn aufbauen. Der Punkt ist aber nicht die Latenz zum RAM, sondern es ging mir in meinem letzten um die unterschiedlichen Latenzen der Kommunikation zwischen den Kernen.

 

[Ned Flanders]

Du hast schon verstanden was ich meine. Sie könnten je Chiplet nicht nur ein IFOP sondern zwei verbauen so das je zwei Chiplets nicht nur mit dem IO Die sondern auch untereinander verbunden sind. Das hätte die oben angesprochenen Vorteile.

Ryzen mit zwei Chiplets hat damit eine "Recheneinheit" aus zwei Chiplets.

Epyc hätte (in Vollausstattung) vier "Rechenrecheneinheiten" aus je zwei Chiplets.

Ryzen ließe sich mit IO + Chiplet + GPU bauen (letztere verbunden mit dem Chiplet).

@Holt: Ryzen 3000 mit zwei Chiplets würde demnach so aussehen:

Auffällig ist ja wie oben schon angesprochen, dass je zwei Dies räumlich sehr nahe zusammen stehen. Ich nehme aber auch an, dass das IO Die noch eine Überraschung beinhaltet, denn es ist auch auf Ryzen eigentlich viel zu groß für nur IO Kram.

Ich spekuliere dabei aber ausdrücklich nur, genauso wie du ja auch. Wissen werden wir es erst im Sommer.

 

[Holt]

Wissen werden wir es erst im Sommer.

Eben, aber ich denken nicht das es so aussehen wird, denn dies macht das Design nur unnötig komplex und würde bei Rome doch kaum einen Vorteil bringen, denn den hätte man erst wenn es 8 IFOP gäbe, was dann aber eben noch viel komplexer wäre und eben zu einer extrem hohen Verlustleistung des Uncore führen würde.

 

[Ned Flanders]

Es hätte auch bei Rome Vorteile, aber bei Ryzen eben relativ große und das Design ist ja nicht nur für Epyc gedacht. IFOPS sind winzig auf dem Die. Und man muss sie bei Epyc ja nicht benutzen, wenn man Probleme befürchtet.

Trotzdem, ist ja auffällig das die Chiplets so eng miteinander gruppiert sind. Thermisch wären weitere Abstände ja besser.

 

[Holt]

Trotzdem, ist ja auffällig das die Chiplets so eng miteinander gruppiert sind.

So viel Platz für größere Abstände gibt es je weder bei Rome noch RYZEN, da muss ja auch noch ein HS drauf und die Kühler können die Hitze besser von der Mitte als vom Rand abführen.

 

[Ned Flanders]

Ist schon möglich das es nicht so ist. Ich behaupte das garnicht. Es ist aber eben auch gut möglich das es so kommt und ich vermute das auch.

Nur Dein "muss alles durch den IO Die" ist eben auch reine Spekulation und es wäre angebracht gewesen das als solche zu kennzeichnen. Du bist doch sonst so dagegen Vermutungen als Fakt zu verkaufen.