Cruentatus schrieb:
Da wird es sicher erste Testläufe im 'Labor' geben, wie auch immer das im Detail abläuft.
Im Detail wird das Ganze erst als Simulation getestet und danach in einen "FPGA" bei kleinem Takt geladen. Äußerst selten skaliert Hardware heute noch schlecht mit Takt.
Erst wenn man hier "gut" ist, lässt man das erste ES bauen. Der ist dann aber schon nahezu final und wenn man etwas nicht total übersehen hat, kommt von dann nur noch die Fertigung zum tragen.
Richtig doof ist, wenn die Fertigung den gebrauchten Takt nicht erreicht und man von geplanter Fertigungsstruktur auf eine größere wieder hoch gehen muss, da bestimmte Transistoren halt nicht einfach so, vergrößert werden können.
Verkleinern ist auch nicht so einfach, daher ist so ein "Shrink" ja nicht mal nebenbei gemacht, vergrößern zerstört aber meist noch mehr Träume.
Vom ES zurück zum Reißbrett gab es aber schon ewig nicht mehr.
Wenn du aber eine Anzahl bestellst, muss du sie abnehmen. Daher fiel es AMD in den letzten Jahren schwer, große Kapazitäten zu bestellen, da niemand wusste, ob sie auch bezahlt werden können. TSMC will harte Dollar, keine Aktien.
Die Zeiten haben sich geändert, extreme "Monstermengen" über 1 Jahr im Voraus, wird aber für AMD immer noch schwer. Da will der Hersteller ein Produkt sehen von dem er genau weis, dass es sich verkauft wie geschnitten Brot.
mfg