Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsIntel Xeon Platinum 9200: Cascade Lake-AP mit 32 bis 56 Kernen bei 250 bis 400 Watt
Würden sie den IO-Die demnächst in 7 statt in 14 nm fertigen, wäre bei TR4 problemlos noch Platz für 4 weitere Dies und somit 96 Kerne. Aber ich denke, das werden sie sich für Zen 3 oder 4 aufsparen
welche Nachteile ? hast du die Namd Demo gesehen auf der ces 2019 in der der 64C Rome gegen die zwei 8180 M Platinum angetreten ist ? Der einzige Unterschied ist das es dort ein 2 Sockel Board war und hier der 2 te Die im MCM sitzt .
Jetzt dreht es sich nämlich um , der Intel hat jetzt UMA/Numa und 2 Nodes und verkoppelt 2 mal 6 Channel zu einem 12 Channel Memory Interface .
Der Epic Rome tritt gegen den 56 Kerner an , und dieser hat dank I/O die nur noch einen 8 Channel Controller anstatt 4 Dualchannel mit 4 Nodes beim Vorgänger .
Das was von euch Intel Fan Boys beim EPYC Naples immer bemängelt wurde , trifft jetzt auf den 56 Kerner zu .... , währen dieser Mangel beim Epyc Rome beseitigt wurde
Schon mal daran gedacht ... 😅
Interessant; aber da steht auch, dass das Chiplet Design dort auf Intels EMIB basiert.
Das ist schon seit Anfang letzten Jahres als Kaby-Lake-G zu kaufen und lässt wenig Rückschlüsse zu, was Intel zukünftig in welchem Marktsegment vor hat.
Mit EMIB und Foveros hat Intel mindestens zwei interessante Ansätze in der Hinterhand, aber ob die auch von Ultrabook bis Server skalieren...
Als wenn der Preis bei Intel jemals der Beleg für irgendwas gewesen ist.
Man scheut sich doch auch nicht, im HEDT-Segment einen Xeon W für 2.800,— Euro und einen Core i9 für 2.000,— Euro mit jeweils 18C/36T gegen einen Threadripper für 1.750,— Euro mit 32C/64T antreten zu lassen.
Diese 32 bis 56C Offensive ist in jedem Fall eine sehr offensichtliche und verzweifelte Kurzschlussreaktion.
Intel weiß genau [besser als wir] was auf sie zukommt und versucht noch abzugreifen was möglich ist.
Abegesehen davon das jetzt 4 durch 2 zu erstzen ist, ist es doch genau gleich, denn Epyc sind keine glued Desktop Dies sondern Ryzen sind repurposed Server Dies.
Aber Marketingfolien funktionieren halt offensichtlich
Mal so als Vergleich: Du siehst Marketing-Folien von Hersteller A, der Hersteller B schlechter da stehen lässt. Anstatt auf Fakten (Benchmarks, etc.) zu verweisen verwendest du genau diese Folie um damit zu versuchen Argumente aufzubauen, welche Hersteller A als besser ausweist. Merkst du wo das Problem ist?
Wozu auch. Die 2 Dice ohne eigenen Speicher bringen in den meisten Fällen entweder gar nichts oder bremsen nur unnötig. Nur in wenigen Fällen gibt es einen Performance-Schub.
Ist ein fast reines HPC-Produkt. Daher völlig egal ob gesockelt oder nicht und die 400 Watt TDP stellen auch nur eine untergeordnete Rolle dar, wenn man 56 Kerne mit Dual-Port AVX-512 crunchen lassen kann.
Ist ein fast reines HPC-Produkt. Daher völlig egal ob gesockelt oder nicht und die 400 Watt TDP stellen auch nur eine untergeordnete Rolle dar, wenn man 56 Kerne mit Dual-Port AVX-512 crunchen lassen kann.
Klar, allerdings muss man sehr viel Geld und sehr wenig Platz haben, denn es gibt da ja erheblich effizientere Lösungen die sich nur darin unterscheiden, dass man einen Schrank mehr braucht.
Imho ist der einzige Schaffensgrund für dieses Produkt bei Release von Epyc Zen2 den längsten Balken zu behalten.
Mal so als Vergleich: Du siehst Marketing-Folien von Hersteller A, der Hersteller B schlechter da stehen lässt. Anstatt auf Fakten (Benchmarks, etc.) zu verweisen verwendest du genau diese Folie um damit zu versuchen Argumente aufzubauen, welche Hersteller A als besser ausweist. Merkst du wo das Problem ist?
Was noch nicht ganz unwichtig ist, Epyc Rome wird wohl 2 mal AVX2 256 Bit nutzen können , ohne mit dem Takt runtergehen zu müssen , so wie bei Intel ...
YouTube
An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.
IC: With the FP units now capable of doing 256-bit on their own, is there a frequency drop when 256-bit code is run, similar to when Intel runs AVX2?
MP: No, we don’t anticipate any frequency decrease. We leveraged 7nm. One of the things that 7nm enables us is scale in terms of cores and FP execution. It is a true doubling because we didn’t only double the pipeline with, but we also doubled the load-store and the data pipe into it.
IC: Now the Zen 2 core has two 256-bit FP pipes, can users perform AVX512-esque calculations?
MP: At the full launch we’ll share with you exact configurations and what customers want to deploy around that
Intel bei hat damit aber angefangen mit zwei beim Pentium D, als Konter auf AMDs Ahtlon 64 X2.
Beim C2Q haben sie das gleiche mit 2 C2D Kernen gemacht und diese kommunizierten noch über den FSB!
AMDs Interconnect ist da eine ganz andere Liga.
Queediab schrieb:
Das haben sie doch auch schon früher getan zu Zeiten des Core2 Duo/Quad.
Die TDP ist allerdings mal ein Hammer.
Spielt im HPC Umfeld keine Rolle, aber 56 Kerne auf 1U ist mal eine Ansage.
Da ist es den Leuten egal was auf drin ist, mehr Kerne pro Rack sieht man in diesem Umfeld gerne.