Notiz Prozessorgerüchte: AMD Matisse mit 12 Kernen im UserBenchmark

[Bärenmarke]

Ich gehe fest von 2 CCX mit je vier Kernen aus. Ein 8-Kern CCX ist höchst unwahrscheinlich.

Das macht doch überhaupt keinen Sinn wenn sie bei ihrerem Vorhaben ein DIE für Desktop und Server bleiben wollen...

 

[Gortha]

Hab ich mir dann vorhin auch gedacht, als ichs nochmal genau angeschaut habe.
Irgendwo sitzt jetzt einer und lacht sich einen

Also für einen Fake passt die SingleCore Fließkomma Performance einfach nicht. Die passt nicht zu Intel, die passt nicht zu Zen1 und Zen+. Die ist viel zu hoch und würde zu den Optmierungen von Zen2 (siehe Rome Epyc) passen.

 

[Drölfzehn]

Ach komm, wenn dann auch richtig: Der König ist tot! Lang lebe der König!

Nein, ist schon richtig, da es beide Varianten gibt.

 

[Müritzer]

Hier mal ein Auszug aus den Interview von Lisa Su. Da gibt es Aussagen die manchen Leuten jetzt schon den Puls ansteigen lassen und für ein sehr interessantes Jahr 2019 sorgen werden.

Zitat:

➤ Frage: Gibt es einen Chiplet-Ansatz, der eine Grafikeinheit beinhaltet? Das scheint ein ziemliches Problem zu sein.

Lisa Su: Mit jeder Generation prüfen wir, ob die Aufteilung richtig war. Wir wurden schon früher danach gefragt, ob es nun darum geht, die GPU aufzuteilen, etwa ob Mike (Rayfield, Senior Vice Präsident von Radeon Technologies bei AMD, Anm. d. Red.) einen kleinen CPU-Die und einen kleinen GPU-Die entwerfen könnte - solche Sachen eben. Damit so etwas Sinn ergibt, muss die Verbindung (interconnect) stimmen und wie ihre Leistung im Zusammenspiel mit den anderen Komponenten ausfällt.

Wie sieht die dritte Ryzen-Generation aus?

➤ Frage: Während Ihrer Keynote hat mich jemand über die Anzahl der Ryzen-Kerne informiert...

Lisa Su: Es hat nur 30 Minuten gedauert, bis die Frage danach kommt (lacht).

➤ Frage: Können Sie uns einen Hinweis geben, was wir von der dritten Ryzen-Generation erwarten können?

Lisa Su: Wenn Sie sich die Evolution von Ryzen anschauen, hatten wir immer einen Vorsprung in der Kernzahl. In diesem speziellen Fall wollten wir einen Kopf-an-Kopf-Vergleich zeigen: acht Kerne, 16 Threads. Manch einer hat vielleicht schon entdeckt, dass auf dem Package noch etwas Platz ist.

➤ Frage: Ja, wir haben bereits eins und eins zusammengezählt.

Lisa Su: Wie gesagt, es ist noch etwas Platz, Sie können also mehr als acht Kerne erwarten.

➤ Frage: Sind zwei Speicherkanäle genug?

Lisa Su: Wie ich sagte, mehr wird bald folgen.

Quelle:

http://www.pcgameshardware.de/AMD-Radeon-Grafikkarte-255597/Specials/Lisa-Su-Interview-1273322/

 

[Ozmog]

Öhm... öhm.. weil?

Wird schon seinen Grund haben, warum überhaupt der CCX mit 4 Kerne eingeführt wurde und es kein anderer in einer ähnlichen Weise macht. Innerhalb eines CCX hat Zen bessere Latenzen als Intel. Intel greift auf Ringbus zur Verbindung mehrerer Kerne zurück, während AMD Infinity Fabtic außerhalb des CCX verwendet. Damit hat AMD quasi zwei Ebenen der Verbindung untereinander. Wäre es so einfach, 8 Kerne in einem CCX unterzubringen, dann hätte man sich den Umweg über 4-Kern-CCX auch sparen können.
Warum dann überhaupt noch auf spezielle Techniken zurückgreifen, um mehrere Kerne zu verbinden? Wozu ist Dan ein Ringbus gut, wozu ein Mesh?
Vermutlich wird die Skalierbarkeit für mehr Kerne immer aufwändiger ohne IF. Daher würde der IF doch erst entwickelt, weil er sehr gut Skalierbar ist. Dazu auch der Verwaltungsaufwand zwischen den Kernen und des gemeinsamen L3 innerhalb des CCX. Kommunikation zwischen vier Punkten ist noch relativ einfach erhöht sich aber mit jeden weiteren deutlich.

Das macht doch überhaupt keinen Sinn wenn sie bei ihrerem Vorhaben ein DIE für Desktop und Server bleiben wollen...

Wieso denn? Ist doch einfach ein Die mit 2 CCX und damit 8 Kernen. Sowohl Epyc als auch Ryzen nutzen dann den gleichen Die.

Ich sehe den CCX mit 4 Kernen als Eigenheit der Zen-Architektur, so wie es bei Bulldozer bis Piledriver die Module waren.

 

[v_ossi]

@Ozmog Andererseits war das "komplette" Zen Design ein Umweg um zum Chiplet Design von Zen 2 zu kommen. Da wäre es mMn nicht komplett unmöglich, dass man auch die CCX Architektur überarbeitet hat.

 

[Ozmog]

Da wäre es mMn nicht komplett unmöglich, dass man auch die CCX Architektur überarbeitet hat.

Trotzdem unwahrscheinlich, wie die 8 Kerne miteinander klar kommen. Wie gesagt, wozu hat man überhaupt Systeme wie Mesh und Ringbus bei Intel und IF bei AMD entwickelt, damit die Kommunikation unter den Kernen funktioniert? Ich denke, die vier Kerne in einem CCX ist der Sweet-Spot jeder Kern mehr macht die Kommunikation ungleich komplexer und damit wahrscheinlich auch träger.

Bisher hat sich AMD nicht zum genauen Aufbau geäußert, wir wissen immerhin, dass Chiplets mit Controllerchip eingesetzt werden.

 

[Gortha]

Wird schon seinen Grund haben, warum überhaupt der CCX mit 4 Kerne eingeführt wurde und es kein anderer in einer ähnlichen Weise macht. Innerhalb eines CCX hat Zen bessere Latenzen als Intel. Intel greift auf Ringbus zur Verbindung mehrerer Kerne zurück, während AMD Infinity Fabtic außerhalb des CCX verwendet. Damit hat AMD quasi zwei Ebenen der Verbindung untereinander.

"Blame the ridiculously crippled RAM config here (single channel of 2666MHz w/ supa loose timings), not the chip. Even with that practically as bad as possible memory setup, those latency figures aren't far off of OG Zen's circa launch (w/ a standard dual channel, 2666MHz [official JEDEC spec] memory setup). With it properly set up, I imagine it'll beat out Zen+ by a decent bit, and the actual performance should be much better than the simple numbers would suggest.

This because Zen 2 now has 100% uniform memory latency from any access point on the CPU, thanks to the I/O die design (meaning the number in the bench WAS the memory latency); whereas for Zen/+ the intra-CCX, cross-CCX, and cross-die memory latency's all differ (from least to most) meaning that it's inherently inconsistent/erratic depending on where you are on the CPU; with the bunch number just the overall average of all this jumping around. This latency inconsistency across the CPU was a MAJOR problem (of the NUMA persuasion) with Zen/+, and Zen 2's rectifying that will likely have just as much performance impact (+ much increased ease of software optimization for developers) as the expected drop in outright average latency does."

https://www.reddit.com/r/Amd/comments/aj7ryl/amd_eng_sample_2d3212bgmcwh2_3734_n_am4_1_cpu_12/

 

[Retro-3dfx-User]

Echte 16 Kerne auf AM4 und gerne noch abwärtskompatibel auch auf die ersten Boards von 2017 "X370" fände ich wirklich gut, dann würde ich glatt nochmal Upgraden...

 

[Ozmog]

...

Und was sagt das jetzt aus? Unterschiedliche RAM-Latenzen kamen doch nur zu stande, wenn mehrere Dice mit eigenen RAM-Controller im System sind.
Also bei Threadripper und Epyc relevant, weil jeder Die nur zwei Speicherkanäle hat und somit der Zugriff auf diese Speicherkanäle nur durch Umwegen von Kernen anderer Dice funktioniert, weil die erst mit dem Die kommunizieren müssen, um auf dessen Speicher zuzugreifen.

Mit dem Controllerchip hat man dieses Ungleichgewicht nicht mehr, weil die Chiplets keinen Speichercontroller mehr besitzen und alle direkt mit dem Controllerchip verbunden sind.
Die Latenz ist ja trotzdem gleich, ob der Speicherzugriff von CCX 1 oder CCX 2 erfolgt.
Genauso wie bei einem einzelnen Die von Pinnacle- und Summit-Ridge die Speicherlatenz gleich bleiben, weil das Speicherinterface ebenfalls am IF hängt und beide CCX direkt über diesen mit dem Interface kommunizieren.

Obwohl die dort im Artikel behaupten, dass die Latenzen auch von CCX zu CCX unterschiedlich sein soll. Davon höre ich das erste Mal und sollte von der Theorie eigentlich nicht so sein. Oder verstehe ich das falsch? So fit bin ich mit der englischen Sprache nicht. Die Ausführungen mit Inter CCX, Cross-CCX und Cross-Die verwirren etwas im Bezug auf Memory-Latency. Was hat das eine mit dem anderen zu tun?

 

[TenDance]

Immer mehr Gerüchte. Ich warte auf definitivere Angaben. Zudem ist es ein Eng Sample, da lässt sich gar nichts sagen. Andere Gerüchte bestätigen ja nebst 8-Core, auch eine 12- und 16- Core CPU. Es bleibt spannend.

Die Chiplets beinhalten ja acht Kerne. Solange AMD zwei davon auf dem AM4 unterbringt - der kleinen Fertigung sei Dank - können sie die natürlich auch voll ausreizen

 

[Compu-Freak]

die gezeigte Single und Quadcore Leistung ist ja mies.. okay is ja nur ein Engineering Sample
habe aber mehr erwartet.

Mies ist sachlich gesehen unwahr. Sie ist etwas langsamer als die von den Top-Intel-Produkten.

Wenn man die Single-Performance von den 10+ Kerner von Intel betrachtet, die auch nur bei 4,5 und darunter liegen, sind die auch nur marginal besser. Zumal der Zen 3 mit 7nm eine gute Schippe schneller werden wird.

Dann sind die AMD vielleicht sogar ähnlich schnell.

Ich bin ja auch ein Intel-Fan-Boy, aber wir alle müssen gerecht sein und die Leistung von AMD in den letzten 2 Jahren würdigen. Hut ab!

Was AMD da für einen Wettkampf entfacht, da profitieren wir alle von. Weiter so AMD!

 

[MK one]

wenn ich mir den Rest des Systems so anschaue , kann ich mir für eine solche Konfiguration nur zwei Gründe vorstellen
1: man wollte nur sehen ob das ES in der Lage war den Userbench durchzustehen und ob es irgendwo hakt .
2: man wollte das das System sehr sehr weit hinten in der Liste steht , wo eigentlich niemand mehr hinschaut

0815 GraKa mit niedriger Leistung
HDD statt SSD
durch Verwendung von nur einem Speichermodul hat man die wahre Leistung verschleiert = 12 Kerne teilen sich 1 ECC ( Reg ? ) Ram Modul ...
schauen wir uns den 64C Rome an = 8 Channel / pro Channel 1 8C Die
hier 1 Channel besetzt = 2 x 6 C Die s teilen sich dies 4 GB Modul ...

hätte ich tatsächlich Leistung zeigen wollen , hätte ich 16 GB 3200 er Ram verwendet , ne aktuelle GraKa und höhere Taktraten

 

[cypeak]

die diskussion um die heutzutage benötigte anzahl der kerne kann man sehr in die breite ziehen.
generell sollte man immer im hinterkopf behalten, dass am ende software auf dieser hardware ausgeführt wird und es auch mehr und mehr massgeblich auf das design der software ankommt um das potential der hardware voll auszuschöpfen.
heute hat man bereits schon viele quick-wins bei der software aufgegriffen - das aufteilen von langwierigen berechnungen auf mehrere teilaufgaben/jobs ist noch der absolut klassische ansatz.
beim rest, also auch da wo viele atomare operationen genutzt werden ist das viel schwieriger; man sollte sich in seiner vorstellung auch davon verabschieden dass vorherige 20 jahre der softwareentwicklung/historie, der teils heute noch eigesetzten bibliotheken und werkzeuge welche ursprunglich für singlecore nutzung vorgesehen wurden, jetzt plötzlich in den letzten 5-10 jahren umgekrempelt werden und multithreading überall durchgedrungen ist.
wenn jetzt noch das scheduling gegebenheiten wie die interne cpu designs (interconnects) berücksichtigen muss, wird das softwareseitig erstmal nicht einfacher...

 

[Infect007]

Wird schon seinen Grund haben, warum überhaupt der CCX mit 4 Kerne eingeführt wurde und es kein anderer in einer ähnlichen Weise macht.

AMD sitzt nicht auf einem riesigen finanziellen Polster wie Intel und konnte es sich eben nicht leisten einen riesigen monolithischen Die zu entwickeln (und mit diesem evtl. scheitern)
Deshalb sind sie auf die günstige Version gegangen mit mehreren CCX.
Bei AMD war es eher der Umstand als das Können/Nichtkönnen

 

[Roche]

AMD darf dabei nur nicht die Threadripper kannibalisieren.

Das wird man schon aus dem Grund nicht schaffen, weil die Treadripper Plattform ja noch mehr bietet als nur CPUs mit vielen Kernen.
Die deutlich höhere Anzahl an PCIe Lanes ist hier ja auch ein großer Faktor.

 

[matraj63]

Ich sehe es bereits kommen... CB Test-Titel zum ZEN 2: "AMD Ryzen 3700X, 3700, 3600X im Test: Der König ist tot! Es lebe der König!".

Ich hoffe ja auf einen CB-Artikel mit der Überschrift:" AMD Ryzen 3700X, 3700, 3600X im Test: Kaiser in Anwendungen, König in Spielen!"

 

[Volker]

Ich sehe es bereits kommen... CB Test-Titel zum ZEN 2: "AMD Ryzen 3700X, 3700, 3600X im Test: Der König ist tot! Es lebe der König!".

Ich hoffe ja auf einen CB-Artikel mit der Überschrift:" AMD Ryzen 3700X, 3700, 3600X im Test: Kaiser in Anwendungen, König in Spielen!"

Freut uns das unser damals gewählter Titel doch noch so lange nachwirkt

 

[Gortha]

Stimmt, sollte eigentlich nur Threadripper und Co betreffen...

Die Ausführungen mit Inter CCX, Cross-CCX und Cross-Die

Innerhalb eines CCX, von CCX zu CCX(m in einem Die) von Die zu Die.

 

[Ozmog]

Innerhalb eines CCX, von CCX zu CCX(m in einem Die) von Die zu Die.

Ja, das hab ich so verstanden, nur nicht, was es mit der Memory-Latency zu tun hat. Es sei denn, die meinen noch den L3. Ansonsten dürften alle Kerne auf einem Die die gleiche Latenz zum Arbeitsspeicher haben.

Für die unterschiedliche Latenz sollte eigentlich nur die Die zu Die Kommunikation von Bedeutung sein. Damit ja nur bei TR und Epic.