user2357 schrieb:Bliebe die Latenz beim Zugriff auf den L3 des benachbarten Dies, wenn sich im IO-Chip nicht noch nen L4 befindet. Allerdings ist ein L4 durch die Verdopplung des L3 auf 32MB gegebüber dem Zen/Zen+ Design eher unwahrscheinlich, oder?
Denke ich auch, dass da nicht unbedingt ein L4 vorhanden ist und durch den größeren L3 werden auch die Zugriffe zum L3 des benachbarten CCX seltener. Keine Ahnung, wieviele Anwendungen hier gerne den L3 haben wollen, was geht. Im Mainstream denke ich aber eher weniger. Immerhin hat dann ein CCX so viel L3 wie aktuell der ganze Zeppelin-Die
JohnVescoya schrieb:Core 0 auf 1 -> extrem gering da selber physischer Core (Schätzung: 25 ns)
Wobei ich nicht weiß, ob das ein richtiger Wechsel ist und überhaupt eine Latenz vorhanden ist, weil es sich um den selben Kern handelt. Gab es dazu zuvor schon Messungen?
JohnVescoya schrieb:Wenn das wirklich so kommt, dann werden nur die 1- Chiplet CPUs wirklich gamingtauglich sein, da bei allen anderen bei Cross-Die-Zugriffen über mehr als 8 physische Cores bzw 16 logische Cores hinweg die Latenzen zu brutal hoch sind und der Scheduler von Windows da garantiert Scheiße baut
AMD und MS arbeiten ja noch am Sheduler um genau die Probleme der Latenzen anzugehen. Es bleibt ja nicht einmal eine AMD-Eigenheit, dass sich die Latenzen bei der Kommunikation unterscheiden, Intel hat ja auch schon ein MCM angekündigt und da kann auch in Zukunft noch mehr kommen. Es ist jedenfalls möglich, dass dann Spiele als Beispiel vorrangig auf einem CCX respektive einem Die ausgeführt werden.
MK one schrieb:hmm , glaube ich nicht , ich könnte mir zusätzliche IF 2 Crossbars zwischen den 2 Dies vorstellen unter Umgehung des I/O
Technisch vielleicht möglich, halte ich aber eher für unwahrscheinlich. Bei Rome gibt es keine weiteren Verbindungen, wären auch viel zu viele. Dann müsste der Chiplet dazu auch vorbereitet sein, was wegen Rome eher nicht wahrscheinlich ist. Inwieweit das dann schneller geht, ist auch nicht bekannt. Denkbar ist, dass es über den Controllerchip nicht viel langsamer ist, weil der dann nur von einem IF auf den Nächsten springt.
JohnVescoya schrieb:Zeigt mal wieder wie wenig wir bisher wissen
Jup, sind noch viele Fragen offen und einige davon werden sich bereits mit Details zu Rome schon beantworten lassen.
Es bleibt auf jeden Fall interessant und es macht Spaß ein bisschen darüber zu spekulieren. Wird aber trotzdem bald mal Zeit, dass dann endlich Produkte den Handel erreichen, ich will mal wieder ein AMD-Prozessor kaufen...
Eigentlich dürften mir 8 Kerne reichen, aber da ich inzwischen nicht mehr so viel spiele und immer mehr Anwendungen (mittlerweile nen dritten Monitor im Einsatz) nutze, klingt ein 12-Ender nicht schlecht, auch für das Haben-Wollen.