MK one
Banned
- Registriert
- März 2017
- Beiträge
- 4.889
@Volker
na , ich glaube nicht das , zumindest im Consumer Bereich , PCIe 5.0 so schnell kommt .
PCIe 4.0 war in seiner Spezifikation 1.0 2017 fertiggestellt , erste Geräte kamen 2018 und erst jetzt , 2019 kommt es in die AMD CPU s .
PCIe 5,0 wird es da nicht anders gehen , zudem Bedarf es auch Geräte die einen solchen Speed brauchen . Bei NVME SSD s werden 4 x 3.0 Lanes mittlerweile zu knapp , bis 4 x 4.0 zu knapp werden dürften 3 - 4 Jahre ins Land gehen .
Im Server Bereich sieht es da anders aus , die Datacenter können mehr I/O Bandbreite immer brauchen , Intels Ice Lake 10 nm Chip mit PCIe 4.0 kommt erst mitte nächsten Jahres .
Zudem ist die Spezifikation eine Sache , eine kostengünstige technische Umsetzung eine andere , ich denke wir werden PCIe 5.0 frühestens zusammen mit DDR5 2021/2022 sehen .
AMD s Zen2+/Zen3 Design für TSMC s N7+ steht bereits , ebenso wie das vom EPYC Milan , würde mich nicht wundern wenn sie bald die ersten Chips davon aus der Risk Produktion zurückerhalten
na , ich glaube nicht das , zumindest im Consumer Bereich , PCIe 5.0 so schnell kommt .
PCIe 4.0 war in seiner Spezifikation 1.0 2017 fertiggestellt , erste Geräte kamen 2018 und erst jetzt , 2019 kommt es in die AMD CPU s .
PCIe 5,0 wird es da nicht anders gehen , zudem Bedarf es auch Geräte die einen solchen Speed brauchen . Bei NVME SSD s werden 4 x 3.0 Lanes mittlerweile zu knapp , bis 4 x 4.0 zu knapp werden dürften 3 - 4 Jahre ins Land gehen .
Im Server Bereich sieht es da anders aus , die Datacenter können mehr I/O Bandbreite immer brauchen , Intels Ice Lake 10 nm Chip mit PCIe 4.0 kommt erst mitte nächsten Jahres .
Zudem ist die Spezifikation eine Sache , eine kostengünstige technische Umsetzung eine andere , ich denke wir werden PCIe 5.0 frühestens zusammen mit DDR5 2021/2022 sehen .
AMD s Zen2+/Zen3 Design für TSMC s N7+ steht bereits , ebenso wie das vom EPYC Milan , würde mich nicht wundern wenn sie bald die ersten Chips davon aus der Risk Produktion zurückerhalten
Zuletzt bearbeitet: