Wow.
Was hier großteils abgegangen ist, war ja echt Kindergarten.
Anstatt sich vielleicht noch aus anderen Quellen Informationen zu besorgen wird hier Geknüppelt ohne Gnade.
Natürlich ist jeder Fehler in einem Sicherheitskonzept schlecht. Wenn ich mir das aber mal genauer anschaue, kann ich mit diesem L1D Fehler durchaus
noch leben. Mit der nächsten CPU könnte der Fehler auch schon behoben sein. Muss man mal schauen, ob noch Zeit war, das beim ZEN3 Design zu beheben. Das grundsätzliche Konzept, scheint jedenfalls weiterhin zu stehen.
Ganz anders sieht mir das bei der Management Engine aus. Dort droht der absolute GAU. Wenn es gelingt den Root of Thrust aus dem ROM auszulesen, ist kein Intel-System dieser Welt, mit den betroffenen CPUs mehr sicher.
Als Lektüre empfiehlt sich z.B.
http://blog.ptsecurity.com/2020/03/intelx86-root-of-trust-loss-of-trust.html
Die Jungs haben sich scheinbar das wohl größte, -nicht Intel eigene- Wissen um die ME erarbeitet.
Wenn die sagen, es ist Gefahr im Verzug, dann ist es so.
Damit Signiere ich jeden Mist, welchen ich, wem auch immer unterjubeln will und keine Soft- und/oder Hardware dieser Welt, wird mich aufhalten.
Ich glaube, das ist nur den allerwenigsten klar. Dagegen war Meltdown Kindergeburtstag.
Edit: Noch ein Auszug aus dem Blog. Mit google übersetzt:
Hier ein paar Worte zur Sicherheitslücke selbst:
1. Die Sicherheitsanfälligkeit ist sowohl in der Hardware als auch in der Firmware des Boot-ROM vorhanden. Die meisten IOMMU-Mechanismen von MISA (Minute IA System Agent), die externen DMA-Agenten Zugriff auf SRAM (statischer Speicher) von Intel CSME gewähren, sind standardmäßig deaktiviert . Wir haben diesen Fehler entdeckt, indem wir einfach die Dokumentation gelesen haben, so unscheinbar das auch klingen mag.
2. Die Intel CSME-Firmware im Boot-ROM initialisiert zuerst das Seitenverzeichnis und startet die Seitenübersetzung. IOMMU wird erst später aktiviert. Daher gibt es einen Zeitraum, in dem SRAM für externe DMA-Schreibvorgänge anfällig ist (von DMA zu CSME, nicht zum Hauptspeicher des Prozessors) und initialisierte Seitentabellen für Intel CSME bereits im SRAM enthalten sind.
3. MISA IOMMU-Parameter werden zurückgesetzt, wenn Intel CSME zurückgesetzt wird. Nach dem Zurücksetzen von Intel CSME wird die Ausführung mit dem Boot-ROM erneut gestartet.
Daher kann jedes Plattformgerät, das DMA für den statischen Speicher von Intel CSME ausführen und Intel CSME zurücksetzen kann (oder einfach darauf wartet, dass Intel CSME den Ruhemodus verlässt), Systemtabellen für Intel CSME-Seiten ändern und dadurch den Ausführungsfluss nutzen. Autor : Mark Ermolov, Positive Technologies
Wenn jmd. sich mal die Dokumentation von Intel antun möchte,worin auch eine Beschreibung der ME enthalten sein soll, welche eigentlich nicht mehr öffentlich zugänglich ist, kann ja mal zur wayback machine gehen und dort den ursprünglichen -jetzt toten- Link eingeben. Vielleicht lässt sich dort ja was finden.
https://www.intel.com/content/dam/w...eleron-n-series-j-series-datasheet-vols-3.pdf
Aber Vorsicht. Das sind, falls ihr was findet, fast 5000 Seiten.