News Sapphire Rapids: Details zu Intels CPUs mit bis zu 56 Kernen in vier Dies

['Xander]

Das stimmt, die core 2 quad waren auch geklebt. Also keine AMD Erfindung.

Der Pentium D Presler auf Netburst Basis war bereits geklebt, also noch etwas früher.

Der bestand sus 2 Cedar Mill Dies

 

[BernmanHH]

Der Pentium D Presler auf Netburst Basis war bereits geklebt, also noch etwas früher.

Der bestand sus 2 Cedar Mill Dies

Genau sowas baue ich mir grade zusammen 😁

 

[ZRUF]

BAR86 hat da absolut Recht. Das war tatsächlich früher mal ein großes Thema, als AMD über die zusammengepappten CPUs von Intel gelästert hat.

Tatsächlich ist es aber natürlich so, dass der Interconnect zwischen den CPU-Kernen heute deutlich performanter ist als es damals der Fall war.

 

[Shoryuken94]

Kann schon sein, ich kann mich nur noch an die mehrseitigen Pressefolien von Intel erinnern.

Aber was ist das für ein Argument? Wenn ich mich nicht dran erinnere, dann gab es das nie? Ich verstehe eh nicht, warum sich immer alle so über Marketinggeschwätz aufregen. Das man sich unter den Herstellern etwas aufs Korn nimmt, ist ja nun wirklich nichts besonderes. In Foren endet sowas dann als Fanboy Gelaber.

In ihrer Geschichte haben sowohl Intel als auch AMD ziemlich komische Aussagen gebracht, das meiste davon interessiert heute keinen mehr. Marketing entsteht in den Köpfen weniger Leute und es wird dann repräsentativ für ein ganzes Unternehmen gesehen. Verständlich, aber irgendwann kann man es auch mal gut sein lassen und nicht jedes zweiten CPU Artikel damit fluten.

Was mich wundert ist, dass man nur 14 Kerne pro Chip hat. Da sollte doch noch Potenzial nach oben vorhanden sein.

Es sind ja 15 vorhanden, aber für eine bessere Ausbeute ist einer pro Die deaktiviert. Gut möglich, dass Sie später dann einen Vollausbau mit insgesamt 60 Kernen bringen. Wenn man sich das Package anschaut, dann würden auf den Sockel bei der Fertigung auch nicht viel mehr Kerne passen. Und wenn man für die Yields schon einen Kern deaktiviert pro Die, dann scheint die Fertigung auch nicht unbedingt geeignet für deutlich größere Dies.

 

['Xander]

Ich denke sowieso, dass der monolitische Die bei grösseren CPUs ausstirbt, bei der Performance, mit der AMD mit Zen vorgelegt hat, muss Intel diesen Ansatz nun auch konsequent verfolgen um konkurrenzfähig zu bleiben/ wieder zu werden.

 

[computerbase107]

Das "Kleben" ist in meinen Augen nur die Vorstufe zu Chiplets, was Intel im Moment noch nicht hinbekommt.
Der Weg ist aber klar aufgezeichnet, siehe neue Intel-GPU Entwicklungen, wo sie es gerade austesten.

Letztendlich ist es aber egal, denn was "hinten" rauskommt zählt und zu welchem Preis.

 

[Beefsupreme]

Aber was ist das für ein Argument? Wenn ich mich nicht dran erinnere, dann gab es das nie?

Nein, "kann mich nicht erinnern" wie "habe ich nicht mitbekommen". Wenn ich sagen würde "AMD hat das nicht gemacht" würdest du noch mehr flennen.

 

[xexex]

Das "Kleben" ist in meinen Augen nur die Vorstufe zu Chiplets, was Intel im Moment noch nicht hinbekommt.

Falsch! Das "Kleben" ist das was aktuell AMD/TSMC nicht hinbekommt, weil ihnen was vergleichbares zu EMIB/Foveros fehlt. Es werden bei Intel "Chiplets" geklebt, nur müssen sie nicht mühsam erst auf dem Package zusammen gefügt werden, sondern dies geschieht bereits während der Chipfertigung.

Mittlerweile kennen wir bereits der riesigen Chip der daraus entstanden ist und die Technologie die auch bei Sapphire Rapids zu tragen kommt.

YouTube

An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.

YouTube-Embeds laden

Ich bin damit einverstanden, dass YouTube-Embeds geladen werden. Dabei können personen­bezogene Daten an YouTube übermittelt werden. Mehr dazu in der Datenschutzerklärung.

YouTube-Embeds laden

Datenschutzerklärung

https://digideutsche.com/nachrichte...iarden-transistoren-und-47-xpu-rechenkacheln/

 

[fdsonne]

Welcher Hersteller hat nochmal über AMDs "zusammengeklebte" CPUs hergezogen?

Es wurde sich über "glued together desktop dies" beschwert. Warum wird das eigentlich immer im Kontext falsch betitelt??
Leider findet bei den Sticheleien der Redaktionen zu diesem Thema jeweils nur das "glued together" - weil man offenbar den Hintergrund gar nicht versteht oder verstanden hat. Der Kritikpunkt Intels war nicht das Kleben - geklebt haben sie selbst in mehrfacher Ausführung (Pentium D Dual Cores waren geklebt, Core2Quad waren geklebt, Lynnfield war Dual Die unterm Deckel usw.)
Der Kritikpunkt war die Wahl der Desktop Dies mit allen Nachteilen daraus für ein Server Design. 2CH pro Die an Bandbreite maximal, langsame Interconnects mit hohen Latenzen, die NUMA Node Problematik usw. Steht auch alles so in den Folien

Das ist dann halt lange nicht so skandalös, aber die Klicks und die Lacher sind ja dann auf der Habenseite

Jetzt kommen bestimmt jene zu Wort die bei Epyc Gen1 ständig von NUMA gesprochen haben.

'Xander​

Nur beherrschen heutzutage sowohl Intel als auch AMD den Ansatz von Multi-Core Designs. Damals bei Intel war es aber der Fall. Man war nicht nur beim Inter-Connect (bsp Hypertransport) hinterher, sondern auch beim Multi-Chip Design und ja, da kann man schon nachvollziehen, wieso AMD da etwas gelästert hat.

Da liegst du falsch. Intels erste MCM im CPU Bereich mit dem Pentium D und Core2Quad verwendeten gar keinen "Interconnect" wie er heute verwendet wird. Da hingen die Dies einfach am FSB und gut ist. Damit war das auch kein Problem abseits der schlechten Verteilung und der hohen Die <> Die Latenzen.
Die "AP" Xeons waren/sind nichts anderes als Dual CPU auf einem Träger. Da hat sich ja nix zu normalen 2P mit getrennt ausgeführten CPUs geändert.

Bein Zen1 war es aber eine Vorstufe zu einem Multi-Chip Design, welches sich dann auch als neuer Ansatz und Richtig herausgestellt hat. Spätestens seit Zen2 im Server Bereich.

Eigentlich gerade nicht. Epyc1 ist einfach nur ein zusammen gebauter vier Die Ryzen im 4x NUMA Design. Am Ende nichts anderes als ein 4P System auf einem Träger. Vorstufe kann man das nicht betiteln. MCM beschreibt einfach nur ein "Multi Chip Modul". Jeglicher Ansatz mehrerer Dies erfüllt diese Definition.
Gerade aber AMD zeigt, dass sie dem Ansatz ziemlich schnell wieder beerdigt haben. Man könnte rückblickend sogar sagen, dass es einfach nur der Notnagel war. Selbst der aktuelle Zen2 und 3 Ansatz der Epycs wird doch laut AMD wieder relativ zeitnah verschwinden - wenn es in Richtung Stacking geht. 2,5D oder 3D gebilde werden bei beiden Herstellern kommen. AMD hat sich dazu meine ich sogar bei der Foveros Geschichte bei Intel mal geäußert dass sowas auch bei ihnen die Zukunft ist/wird.

 

[computerbase107]

@xexex
Bei Chiplets fallen die Redundanzen weg, nur ein I/O-Chip zentral für alle CPU-Chiplets, Chiplets mit einheitlichem Cache, etc., also AMD und TSMC in der Fertigung bekommen es beweislich jeden Tag in großer Stückzahl hin.

 

[beckenrandschwi]

Schon gewaltig viel Silizium Fläche. Wird Zeit, dass die auch stapeln. 16 slocher DIEs über einander und man hat ein kleines Mainfraim auf 10cm². Wie dann die Kühlung funktionieren soll, wieß ich allerdings nicht.

 

[fdsonne]

Ich denke sowieso, dass der monolitische Die bei grösseren CPUs ausstirbt, bei der Performance, mit der AMD mit Zen vorgelegt hat, muss Intel diesen Ansatz nun auch konsequent verfolgen um konkurrenzfähig zu bleiben/ wieder zu werden.

Das würde ich so nicht sehen. Es sieht für mich eher so aus als trennt sich hier einfach der Markt weiter auf.
AMDs Ansatz funktioniert überall dort, wo Compute Power das Maß der Dinge sein darf. Früher wurde bei solchen Systemen teils 4P oder 8P gebaut. Heute eher nicht mehr. Aber genau so wie früher sowas völlig untypisch für die Massen war, sind das heute diese many Core CPUs auch. Leider wird immer nur am Core Count gemessen. Das hat was von die Technik von TVs nur an der Zollgröße vom Panel zu messen. Oder bei Autos nur an der absoluten PS Zahl. Ergibt halt wenig Sinn, wenn ich nur nen 55" ins Wohnzimmer bekomme oder mir einfach ein aktuelles Hyper Car für hohe sechs- bis siebenstellige Eurobeträge gar nicht leisten kann oder will!? Was ist denn mit dem großen Rest??


Und ein Blick in die Geschichte zeigt - das wäre auch nicht das erste mal. Mit Nehalem und Lynnfield hat Intel "HEDT" von Mainstream getrennt. Und seit dem "verkümmert" HEDT als Hochpreis-Plattform für ne Hand voll Prozent am Markt. Die, die sowas brauchen, freuen sich, dass es sowas gibt (gilt auch für TR bei AMD!). Der Rest braucht einfach das immer größer, teurer, verbrauchsstärkere Zeug gar nicht und will es entsprechend ja auch gar nicht zahlen.
4 Die MCM für 0815 Wald und Wiesen Xeons? Meiner Ansicht nach "spannend" wie das umzusetzen gehen wird. Weil ich seh auf absehbare Zeit da den Core Count Bedarf nicht explodieren. Allein wegen Lizenzkosten.

 

[YforU]

Das "Kleben" ist in meinen Augen nur die Vorstufe zu Chiplets, was Intel im Moment noch nicht hinbekommt.
Der Weg ist aber klar aufgezeichnet, siehe neue Intel-GPU Entwicklungen, wo sie es gerade austesten.

Intel hat seit einer ganzen Weile MCMs auf Basis von EMIB am Markt. Vom technologischen Standpunkt ist Intel hier grundsätzlich auch weiter als AMD. Siehe: https://fuse.wikichip.org/news/tag/emib/

 

[xexex]

also AMD und TSMC in der Fertigung bekommen es beweislich jeden Tag in großer Stückzahl hin.

Das was AMD hinbekommt liegt quasi eine Generation hinter dem was Intel mit der Fertigung vor hat und hat aktuell vor allem ein Problem, es lassen sich bis heute nur zwei CPUs in einem Server verbauen, weil schon die einzelnen Dies untereinander über die Infinity Fabric kommunizieren müssen.

Was Intel macht ist ein Chip, was sich wie ein Chip nach außen und "innen" verhält, obwohl er aus mehreren Komponenten zusammengesetzt wird. Die Probleme mit deren Chiplets hat AMD mit jeder Generation reduziert, es sind und bleiben aber Probleme und TSMC arbeitet ebenfalls mit Nachdruck an einer vergleichbaren Lösung.

https://www.anandtech.com/show/16031/tsmcs-version-of-emib-lsi-3dfabric

 

[computerbase107]

@YforU
Der 3D-Ansatz von Intel hat was, aber, so meine ich gelesen zuhaben, ist das thermische Verhalten der übereinanderliegenden Schichten noch etwas problematisch. Mal sehen, was die Zukukunft bringt bei hinreichender Entwicklung.
Zudem meine ich gelesen zu haben, dass auch AMD damit experimentieren möchte.

 

[pipip]

Da liegst du falsch. Intels erste MCM im CPU Bereich mit dem Pentium D und Core2Quad verwendeten gar keinen "Interconnect" wie er heute verwendet wird. Da hingen die Dies einfach am FSB und gut ist. Damit war das auch kein Problem abseits der schlechten Verteilung und der hohen Die <> Die Latenzen.

Ich habe das Wort "nicht" im Satz vergessen. Da ich aber genau davon sprach, dass Intel kein Hyptertransport ähnlichen Interconnect hatte, müsste man im Zweiten Satz genau darauf schließen, dass ich das gesagt habe was du da beschreibst.
Intel hatte beim Inter-Connect auch den Nachzug und hat da tatsächlich zwei Chips nebeneinandergesetzt die über Front-Side Bus kommuniziert und das nicht einmal direkt miteinander.
Hingegen AMD mit dem ersten nativen Quadcore Design über Hypertransport verbunden.

Und was das jetztige Design angeht. Ich sehe da vier Chips im Vergleich zu AMD aktuelle Lösung mit einem I/O Die. Also passt der Vergleich zu EPYC Gen1 besser.

 

[computerbase107]

@xexex

Letztendlich ist es egal, welcher technologischer Ansatz gewählt wird. Entscheidend ist, wie bereits geschrieben, was "hinten" rauskommt, also Performance in meinem Rack-Server und der entsprechende Energiebedarf dazu.

Mal platt formuliert: "Welche Leistung bekomme ich für mein Geld !"

 

[nagus]

Welcher Hersteller hat nochmal über AMDs "zusammengeklebte" CPUs hergezogen?

und AMD hatte so ein 4er Chiplet Design schon vor 5 Jahren mit Epyc 1 / "Naples".

Aus der extremem Verlustleistung kann man auch schon schließen, dass der Nachfolger von Ice Lake auch ein Fail wird. Warum sonst geht man bei der TDP nochmal höher rauf? Wahrscheinlich deswegen weil man befürchet anders nicht konkurenzfähig zu sein? Sicher nicht, weil sich die Kunden darüber freuen neue Kühlsysteme installieren zu müssen

 

[Colindo]

Hatte sich AMD nicht zusammengeklebte CPUs patentieren lassen, oder war das was anderes?

Das waren die GPUs.

 

[Draco Nobilis]

Also Foveros klingt halt echt interessant.
Nur wird das vermutlich dermaßen teuer und schlechte Yields haben, weil Neuland.
Auch lässt sich Intel derartiges sicher königlich bezahlen.

Kann auf jeden Fall nur hoffen das AMD sich mit TSMC auch etwas entsprechendes ausdenkt.
HBM hätte ich schon seit einigen Jahren gerne in der nähe der CPU gesehen.

###

Zum Kleben:
AMD hatte es tatsächlich mal so tituliert, weil AMD damals eben weiter war.
Da wurde jetzt kein Riesen Sturm draus gebaut, Intel hat es da mit den Werbefolien diesbezüglich bei aufkommen der Ryzen doch "ein wenig" übertrieben.

Auch seit Ryzen und bald Foveros kann niemand mehr von "Kleben" reden.
Das traf wirklich rein vom Wort nur auf die alten Intel Pentium D und Q Serie zu.
Dabei setze ich pauschal "kleben" als DIEs "nebeneinander" ohne Interconnect zueinander gleich.