Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsTSMCs 3-nm-Fertigung: Serienfertigung ab 2022 mit sehr guter Skalierung
@pipip Intel hatte 2,7x angestrebt. Angeblich sind sie bei ihrem 7 nm ja auch wieder über das Ziel hinausgeschossen. Aber da muss man sehen, wie es in zwei Jahren aussieht.
Samsung war auch früher mit EUV dran, hat ihnen aber wenig gebracht. Risiko kann sich auch mal lohnen, aber auch das wird man erst später sehen.
Beeindruckend... Allerdings wird sich TSMC bestimmt auch an grundsätzlichen alternativen Fertigungstechniken versuchen müssen. Denn beliebig wird sich das alles nicht schrumpfen lassen. Man darf gespannt sein, wo die Industrie in 20 Jahren diesbezüglich steht.
Schau dir die Apple A14 Benchmarks an... das ist TSMC 5nm und bis zur Produktvorstellung sind nur noch Wochen. Produziert werden die schon seit Monaten.
Man hat noch einige Kniffe in der Hinterhand. Nur fürs Marketing wird's halt langsam Doof.
Andere Substrate (IIIV), andere Gates ermöglichen schnellere Schaltungen. Die Beweglichkeit wird ebenfalls verbessert und für maximale Ausbeute bei Silizium Stehen einkristalle bis 450mm Durchmesser Bereit. Der einzige Grund warum diese noch nicht eingesetzt werden sind die Maschinen und Prozesse welche derzeit auf 300 mm optimiert werden.
Sobald es sich lohnt wird's gemacht. Quantum Dots ermöglichen hier auch noch ein paar Verbesserungen.
Zumindest rein von den kommunizierten Eckdaten vor 5? Jahren war Intels 10nm mal in etwa auf Augenhöhe mit tsmcs 7nm, wieviel davon übrig geblieben ist, weiß wohl nur Intel selbst
Die Analyse kenne ich sogar. Wie groß der Einfluss des SoC (Exynos vs. SD) dabei ist, ist aber leider nicht ersichtlich.
Da müsste man für einen fairen Vergleich schon baugleiche SoCs aus beiden Foundries gegenüberstellen.
Alsgrober Indikator natürlich trotzdem nicht schlecht.
Das ist die Gretchenfrage: Welche Strukturgrößen sind technisch und wirtschaftlich in diesem Bereich mit der siliziumtbasierten Technik noch realistisch? Ich könnte mir sogar vorstellen, dass da eher Schluss ist.
Nein, Intel hat ein Management Problem seit etwa 2 Dekaden, Zielproblem inklusive.
Fiel nur ohne Konkurrenz nie auf. Das denke ich mir nicht aus, hat selbst der CEO zugegeben und entsprechend Leute rausgekanzelt. Ob es hilft wird man sehen. Neuzugänge versucht Intel ja schon einige Zeit zu holen.
Problem könnte eher werden wenn China wie letztens beschrieben bei TSMC Leute abwirbt.
Aber bei der Personalie ist Geld oft zweitrangig. Die wollen sich Ihr Leben mit dem Job erfüllen und was erreichen und an aufregenden Technologien und Produkten arbeiten. Da spielt auch das Budget für die Produkte und Perspektive in Zukunft mit rein.
b2t:
Ich halte es auch für deutlich sinniger einfach immer weiter runter zu gehen, soweit ASML das hergibt.
Diese ganze Materialsache und neue Gate-Technik führt bei Intel auch zu enormen Verzögerungen. Überambitionierte Riesenschritte, das funktioniert einfach nicht mehr. Da find ich es besser das TSMC da solange an Materialen und Gate Technik forscht bis diese auch ref sind. Sie also nicht vorher schon in irgendwelchen Nodes einzuplanen scheint.
Beeindruckend... Allerdings wird sich TSMC bestimmt auch an grundsätzlichen alternativen Fertigungstechniken versuchen müssen. Denn beliebig wird sich das alles nicht schrumpfen lassen. Man darf gespannt sein, wo die Industrie in 20 Jahren diesbezüglich steht.
Die Weichen stehen auf Multi-Units. AMD will ja schon bei RDNA3 auf mehrere Chipletten umsteigen. Klar, 5 nm und 3nm sind noch machbar. Aber man muss jetzt schon anfangen andere Wege zu gehen, um die Leistung weiter steigern zu können und um die nötigen Erfahrungen zu sammeln, um nicht plötzlich vor der Fertigungsmauer zu stehen. Mit Ryzen haben sie dies ja schon umgesetzt.
Bis wirklich noch anderer Technologien marktreif zur Verfügung stehen, können noch Jahrzehnte vergehen mit doch bis jetzt ungewissem Ausgang.
Ich denke auch, dass bei 3nm dann wirklich die Grenzen erreicht werden, womöglich noch bei 2nm...
Die Analyse kenne ich sogar. Wie groß der Einfluss des SoC (Exynos vs. SD) dabei ist, ist aber leider nicht ersichtlich.
Da müsste man für einen fairen Vergleich schon baugleiche SoCs aus beiden Foundries gegenüberstellen.
Sind ja noch ein paar mehr vergleichswürdige SoCs dabei, beispielsweise 855, kirin990, 765g. Alles mit a76 cores.
Die 2.43ghz cores des 855 von tsmc sind zb immer noch minimal effizienter als die des ein Jahr jüngeren 765g von Samsung. Ein aktueller Kirin 990 bei tsmc noch einmal deutlich effizienter.
Ich meinte mal gelesen zu haben viel kleiner können die nicht mehr gehen, wegen den atomen, da braucht man dann anderes Material.
Kann auch sein das ich das grade verwechsel.
Ne das ist schon korrekt, atomloses Material soll das nächste ganz große Ding in der Halbleiterfertigung sein, später will man dann ganz generell auch auf Elektronen verzichten.
Wär ja noch schöner, wenn wir uns von den Naturgesetzen reinreden lassen würden.
Kann hier irgendwer halbwegs verlässlich in Relation setzen, wo TSMC mit seinem (Achtung Blasphemie) Nanometer Blendwerk im Vergleich zu Samsung und Intel steht?
TSMC 7nm ist in etwa so dicht wie Intel 10nm, TSMC 5nm so wie Intel 7nm.
Samsungs 8nm ist ein etwas verbesserter Samsung 10nm, der dann wiederrum etwas besser als Intels 14nm sein sollte, wenn mich nicht alles täuscht. Also in etwa das was GloFo mit 16nm/12nm auch gemacht hat, nur kleiner.
So etwas in diese Richtung habe ich ebenfalls vor einiger Zeit gelesen. Silizium hat seine Grenze so gut wie erreicht. Ich vermute, der nächste Schritt wird auf Kohlenstoff-Nanoröhren oder Graphen basieren.
Galliumnitrid. Viel höhere Frequenzen bei gleichem Verbrauch dank merklich weniger Widerstand. Das Problem bisher: die Wafer haben im Labor viel zu viele Defekte als das man damit in Serie gehen könnte.
@ProximaCentauri
Es gibt noch eine Menge an Chips, für die 14nm zu kostspielig ist und das wird auch immer so bleiben, dass es Bedarf an älteren Strukturen gibt.
Zum Beispiel werden in Luft- und Raumfahrt Anforderungen gestellt, die Hochleistungschips nicht aushalten.
Einfaches Steuerungen können in in alten Anlagen gefertigt werden, die praktisch keine Investitionskosten stemmen müssen.
Rechenmaschinen, die im klassischen binären System arbeiten und praktisch betrachtet ganz viele "Zellen" haben, die nur an und aus können und dann "gezählt" werden, wird es noch ziemlich lange geben.
Mit Silizium stößt man bei der Struktur und dem Takt langsam an Grenzen, mal schauen, was man in nicht allzu ferner Zukunft, als neues Medium benutzt.
Mit 3nm oder gar 1nm kann man aber noch sehr gut arbeiten und die 3te Dimension kann ja auch noch in das Spiel kommen.
Für die nächsten Jahrzehnte ist auf jeden Fall noch genug Luft nach oben und selbst für danach, gibt es schon schöne Ideen. Die meisten sind "Spinnung", aber irgend eine davon wird wohl die "Zukunft" werden.
Ich frag mich was nach 3nm kommt.
2nm? 1nm? Dann 0.5nm?
Angeblich sind das ja eh alles geschönte Zahlen und die Abständ der Transistoren viel größer als man annehmen würde.
Wenn man es könnte, würde man auf ein neutral geladenes Atom ein Elektron anlagern und danach alle Atome nach Anzahl von +1 Elektron und kein Elektron zählen.
Das ist aber nicht so "ganz" einfach, wenn nicht gar unmöglich. Die doofen Elektronen sind halt nicht auf Bahnen, wie im Bohrschen Atommodell sondern sind in Wahrscheinlichkeiten irgend wo im Umkreis von diesem Proton.
Dann sind die auch noch unfassbar klein, im Vergleich zum Proton.
Transistoren sind die aktuelle Lösung und bei der Größe der Transistoren kann man aktuell noch richtig viel raus holen. Nur weil man in 3nm baut, ist der Transistor ja nicht 3x3nm groß.
Man stopft den ganzen Transistorkrempel zukünftig einfach in die zusätzlichen aufgewickelten Dimensionen der 11 dimensionalen Stringtheorie. Da ist noch viel Platz...
![[wege]mini](https://pics.computerbase.de/forum/avatars/m/778/778975.jpg?1575883542){kind=avatar}
