News Zen 4c „Bergamo“: AMDs 16-Kern-CCD benötigt nur 9,6 % mehr Fläche als 8 Kerne

[Northstar2710]

im Endeffekt ist ein 4c ein Phoenix wenn man die caches betrachtet. Die Monolitischen mobil\desktop apus hatten bei AMD immer den halbierten L3 cache gegenüber den normalen Ryzen cpus.

 

[RKCPU]

Zumindest im Heim-Computing macht das immer weitere Verdichten keinen Sinn. Warum sollte eine CPU nicht 7x7 cm messen. Das würde die Wärmeabfuhr deutlich erleichtern. In vielen Lösungen müsste man nicht mal mehr auf Kupfer oder Hestpipes zurück greifen.

Naja, die Wafer kosten bald $20.000 bei rund 70.000 cm². Kleine Chip's sparen da kräftig ein ...

 

[IBISXI]

Am besten noch mit cTDP

PPT nach Gusto einstellen.... fertig.

 

[jotecklen]

Um so erschreckender finde ich die Tatsache das sie bei den GPUs so hart hinterherlaufen. Das ist ein und das selbe Unternehmen aber gefühlt brilliert der eine Teil total und der andere wird quer subventioniert und mitgezogen.

Das liegt aber mehr an nVidia und Intel als an AMD

 

[mae]

Die Lösung liegt halb auf der Hand: Zen 5c und den L3-Cache alles drauf-stacken. Denn der ist im Desktop und bei Gaming ja wichtig.

Taktfrequenz auch, und die wird bei Zen4c und Zen5c nicht so prickelnd sein. Aber fuer das zweite Chiplet waere das fuer Leute, die viele Kerne brauchen, schon cool.

Was 3D-cache bei Zen4c und Zen5c betrifft, der L3-cache kommt bei Zen4c in zwei Teilen daher, was den Aufbau von 3D-cache noch arbeitsaufwaendiger machen wuerde (und wohl auch den Yield ein bisschen druecken wuerde).

 

[Winder]

Interessant, was Optimierungen ausmachen können.
Für viele Server sehr nützlich.

Für den Desktop aber wahrscheinlich nicht. Ein halbierter L3 Cache und 2 GHz weniger Takt senken die Leistung zu stark.

 

[pipip]

@Volker

Das ganze erinnert ein wenig an excavator. Damals hatte man High Density Library von GPUs verwendet und dadurch trotz selber Fertigung sehr viel Fläche einsparen können.

https://www.computerbase.de/2015-06...ung-und-weniger-energiebedarf-fuer-notebooks/

 

[Elverado]

Schicke Sache. Insbesondere die Feature-Gleichheit.
Im Mainstream/High-End Desktop sehe ich das aber nicht (wie einige andere hier schrieben). Server usw., Notebook und maximal noch Low-End Desktop (eine Art Athlon-Nachfolger).
Dass der Cache halbiert ist, ist aber eigentlich (beim 0815 Desktop User) auch nur beim Gaming relevant. Und selbst da ist das abseits von High-End nicht so dramatisch, denn:
Ein Cezanne hat auch nur die Hälfte an L3 Cache von Vermeer. Die Unterschiede sind durchaus signifikant, aber keineswegs so, als würde Cezanne dadurch unbrauchbar - auch beim Gaming nicht (Cezanne liegt dort grob auf dem Niveau von Zen2).
Was hier wohl noch eher gegen die C-Cores für den Desktop Gaming-Einsatz spricht, sind die wahrscheinlich niedrigeren Taktraten.

 

[Nixdorf]

Den habe ich natürlich gelesen, es steht aber nichts zur Architektur oder ähnlichem drin.

Es ist die exakt gleiche Architektur wie das normale Zen 4. Da fehlt nichts, außer einer Hälfte des L3-Caches.

Ergänzung (7. Juni 2023)

daher stimmt die Formulierung schon so

Ich sagte auch nicht, dass die Formulierung falsch ist, sondern dass sie mich raus gebracht hat. Man kann den Text an der Stelle besser schreiben.

Auch der Umstand, dass offenbar ganz genau genommen nirgendwo drin steht, dass außer dem L3 alles funktionsgleich ist, ist halt etwas unglücklich. Ein kurzer Satz dazu ganz am Anfang hätte die Frage von @Donnidonis erübrigt.

 

[C4rp3di3m]

Schönes Stück Technik
Gute Neuigkeiten, das bedeutet dass bald auch mehr wie 16C auf Desktop möglich ist.

mfg

 

[Nixdorf]

Gute Neuigkeiten, das bedeutet dass bald auch mehr wie 16C auf Desktop möglich ist.

Die Frage ist, was hier mit "bald" gemeint ist. Von Intel kommt der Raptor Lake Refresh, den bezwingt Zen 5 auch mit 16 Kernen. Vor Arrow Lake passiert da also wahrscheinlich nichts, und dann haben wir Ende 2024.

 

[C4rp3di3m]

Also ein consumer 32/64 wäre schon ganz nett

mfg

 

[Taxxor]

Da fehlt nichts, außer einer Hälfte des L3-Caches.

Und selbst das finde ich kann man so nicht wirklich sagen, dann würde auch einem 7700X ein Teil L3 Cache fehlen.

Denn beim 7600 haben 6 Kerne zugriff auf 32MB und beim 7700X sind es 8 Kerne auf die gleichen 32MB.
Der L3 pro CCD ist einfach gleich groß geblieben und die Anzahl der Kerne pro CCD wurde erhöht.

Das führt natürlich dazu, dass sich nun mehr Kerne den gleichen L3 teilen müssen, aber das ist auch nicht weiter schlimm, da die Daten, die die einzelnen Kerne brauchen und aus dem L3 holen, oftmals ja sowieso die gleichen sind.
Es braucht also nicht wirklich mehr L3 nur weil man mehr Kerne im CCD hat.

Ein Zen4 CCD, genau wie ein Zen3 CCD hat eben standardmäßig 32MB L3-Cache.
Nur weil jetzt die Kerne verdoppelt wurden, ist der Cache nicht plötzlich halbiert, es ist immer noch genau so viel wie es normal ist.

 

[mae]

Ein Cezanne hat auch nur die Hälfte an L3 Cache von Vermeer. Die Unterschiede sind durchaus signifikant, aber keineswegs so, als würde Cezanne dadurch unbrauchbar - auch beim Gaming nicht (Cezanne liegt dort grob auf dem Niveau von Zen2).

Bei Zen2 hat jeder CCX auch nur soviel Cache wie der Cezanne, von daher erwarte ich, dass Cezanne beim Cache genauso gut ist wie Zen2, und bei den anderen Sachen von den Zen3-Verbesserungen profitiert.

Ergänzung (7. Juni 2023)

Der L3 pro CCD ist einfach gleich groß geblieben und die Anzahl der Kerne pro CCD wurde erhöht.

Ja, aber bei Zen4c sind die Kerne und der Cache auf zwei CCXe aufgeteilt, und beim Teilen von Cache ueber CCXe hinweg ist Zen4 m.W. auch nicht besser als Zen2 (erinnert Euch an den grossen Vorteil, den der 3300X (1 CCX) gegenueber dem 3100 (2 CCXe) hat).

 

[Nixdorf]

Der L3 pro CCD ist einfach gleich groß geblieben und die Anzahl der Kerne pro CCD wurde erhöht.

So simpel ist es nicht. Der L3 pro CCD ist zwar gleich groß, aber pro CCD gibt es nun wieder zwei CCXe mit je acht Kernen, die sich jeweils 16 MB teilen. Somit hat sich der L3 pro Kern nicht nur rechnerisch halbiert, sondern auch ganz real. Bei einem Zugriff auf den L3 des anderen CCX ist nämlich ein Roundtrip über das IOD fällig.

 

[Philste]

Ein Zen4 CCD, genau wie ein Zen3 CCD hat eben standardmäßig 32MB L3-Cache.
Nur weil jetzt die Kerne verdoppelt wurden, ist der Cache nicht plötzlich halbiert, es ist immer noch genau so viel wie es normal ist.

Das wäre so, wenn es ein CCX pro CCD wäre. Es sind aber 2 CCX mit jeweils 16MB shared L3 pro CCD

 

[bensen]

Ein Zen4 CCD, genau wie ein Zen3 CCD hat eben standardmäßig 32MB L3-Cache. Nur weil jetzt die Kerne verdoppelt wurden, ist der Cache nicht plötzlich halbiert, es ist immer noch genau so viel wie es normal ist.

Es sind aber zwei CCX auf einem CCD. Jeder CCX hat nur 16 MB. Jeder Kern hat also nur Zugriff auf den halben Cache.

Edit: zu langsam, irgendwie wurden mir die Posts oben nicht angezeigt...

 

[foofoobar]

Den habe ich natürlich gelesen, es steht aber nichts zur Architektur oder ähnlichem drin. Dann scheint also der Kern identisch zu sein zu einem Zen4, nur „umgeschoben“. Deshalb hab ich da noch einmal nachgefragt. Das TSMC die restlichen Mittel liefert in den Kern so zu bekommen wie er ist hab ich gelesen.

Zitat aus der Orginal-Quelle: ( https://www.semianalysis.com/p/zen-4c-amds-response-to-hyperscale )

AMD created Zen 4c by taking the exact same Zen 4 Register-Transfer Level (RTL) description, which describes the logical design of the Zen 4 core IP, and implementing it with a far more compact physical design. The design rules are the same as both are on TSMC N5, yet the area difference is massive.

 

[Inxession]

Wahnsinn was AMD hier zeigt.

Da darf Intel nochmals etwas bluten die nächsten Jahre.

Hoffen wir das AMD auch im GPU Bereich bald wieder einen Volltreffer landet, das nVidias EGO Trip mal endet.

Consumer 32C kommt bestimmt.

Aber Threadripper wird dann vermutlich in Zukunft auch nicht mehr realisiert.

 

[Hamburg]

Wann kommt die Technik in Desktop AM5 Nicht-EPICs?