Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsAMD Athlon 7000: Neue Mendocino-Einsteiger-APUs unter bekanntem Namen
Der Nachfolger des Mendocino könnte dann 2* 4 Zen4c als 8 und 6-Core sein,
dazu Infinity Cache um 16 MB als L3 und für die RDNA3 CU's.
Sowas in 5nm oder 4nm ...
Du träumst zu viel. 4C8T wird lange ein Standard für den günstigen Bereich bleiben. Wir können überhaupt froh sein, wenn das überhaupt das Minimum wird. Ganz ehrlich, was brauchst du mehr für die einfachen Dinge?
5 und 4 nm sind darüber hinaus teurer und werden in der nächsten Zeit nicht genug Kostenvorteile bringen. Mendocino wird uns, solange der Preis passt, eine zeitlang erhalten bleiben.
RKCPU schrieb:
Für den AM5 vielleicht ein Chiplet mit 2* 4 Zen4c (Little) plus Infinity Cache plus 10-12 CU's RDNA3 in 5nm,
dass alleine oder mit einem Zen4 Chiplet auf dem Träger wäre.
Zu viel Träumerei. Ich hätte auch gerne eine APU mit Infinity Cache oder einer Art von kombiniertem L3/Infinity Cache. Aber anstatt einen weiteren I/O Die mit mehr Grafikleistung zu entwickeln, macht es wirtschaftlich weitaus mehr Sinn eine APU für den Desktop herauszubringen. So wie es bisher läuft.
Viele Threads mit begrenzter Singlethread-Performance ist die Nische in die die Arm-Server stoßen.
Ich gehe davon aus, dass AMD den Zen 4c mit dem Fokus auf die Cloud-Anwendungen entwickelt. Wenn dem so ist, wird die Singlethread-Performance für diese Lasten weniger leiden als im Durchschnitt.
stefan92x schrieb:
Ein Zen 4c CCX dürfte definitiv kleiner als ein Zen 4 CCX werden, und damit sicher ein interessanter Baustein für eine Low-Cost Lösung werden. Für den Bereich wird die Performance wohl reichen.
Es ist sicher, dass ein Zen 4c Kern kleiner als ein Zen 4 Kern wird.
AMD hat maximal 128 Kerne angekündigt. Ich halte 8 CCDs mit je 16 Kernen als die wahrscheinlichste Lösung.
Es kommt IMO auf die Lasten an, auf die AMD den Zen 4c optimiert. Daraus wird nicht nur die Architektur des Kerns sondern auch der Aufbau des CCX abgeleitet. Für den Zen 4 C will ich nicht ausschließen, dass AMD zu einem anderen Aufbau des CCX greift.
AMD sagt, dass die Befehlssätze von Zen 4 und Zen 4c gleich sind. Das bedeutet aber nicht, dass Zen 4c denselben Aufbau der Rechenwerke haben muss.
Und je nach dem wie AMD die Zen 4c auslegt, können auch andere Anwendungen abgedeckt werden. Low Cost Clients schätze ich für weit weniger interessant als Embedded Lösungen ein. Zen 4c ist an 5 nm gebunden und das ist prinzipiell teurer als N6. Mit den Mendocino ist AMD für die nächste Zeit gut aufgestellt. Man darf bei allem nicht die hohen Kosten für das Chipdesign außer acht lassen. Deshalb müssen Billiglösungen länger laufen.
Und vor allem schmeißt RKCPU Dinge zusammen., die nicht zusammen gehören. Mendocino ist eine Low Cost Lösung und nicht der Einstieg ins Gaming.
Deinorius schrieb:
5 und 4 nm sind darüber hinaus teurer und werden in der nächsten Zeit nicht genug Kostenvorteile bringen. Mendocino wird uns, solange der Preis passt, eine zeitlang erhalten bleiben.
Der Preis der CPU wird passen, dafür sorgt die kleine Chipfläche.
Aber die Frage ist in wie weit es sich auf die Gesamtkosten auswirkt.
Deinorius schrieb:
Zu viel Träumerei. Ich hätte auch gerne eine APU mit Infinity Cache oder einer Art von kombiniertem L3/Infinity Cache. Aber anstatt einen weiteren I/O Die mit mehr Grafikleistung zu entwickeln, macht es wirtschaftlich weitaus mehr Sinn eine APU für den Desktop herauszubringen. So wie es bisher läuft.
Das sehe ich ein wenig anders. Große monolithische APUs kann sich im Client-Geschäft nur Apple leisten.
Wenn die Gerüchte stimmen wird die GPU bei Phoenix erheblich größer werden. Man muss dies aber in Relation zu den dGPUs sehen. Und ich kann mir nicht vorstellen, dass das dies mit DDR5 ohne 3D V-Cache funktioniert.
Raphael integriert die GPU im IO Chip. Du hast recht es ist viel zu teuer 2 IODs zu entwickeln. Aber auch eine APU mit einer GPU ala Playstation oder Xbox ist viel zu teuer. Die große Chipfläche erhöht auch die Kosten für das Chipdesign. Und ohne großen Infinity Cache verhungert die GPU.
Ich sehe nur 2 realistische Optionen für eine richtig große APU:
IOD + CCD + GCD
IOD mit GCD per 3D Stacking + 1 oder 2 CCDs
Das GCD ist jeweils GPU + Infinity Cache
Bei beiden Lösungen wäre eine große APU eine weitere Option per Packaging.
Damit könnte man wenigstens IOD und CCD mit den üblichen CPUs teilen.
Ja, aber wie der Server-Die aussieht ist für diese Diskussion ja egal. Wenn AMD auf einen Zen 4c CCD zwei CCX aus je 8 Cores packt (ähnlich wie bei Zen 2), dann wäre ein Zen 4c CCX mit 8 Cores in 5nm der nächste kleine IP-Block nach Zen 2 in 7/6nm, den wir in Mendocino sehen. Und das halte ich durchaus für ein plausibles Layout.
Das wäre dann definitiv eher eine Option als 8 große Zen 4 Cores, wenn man ein günstiges und kleines Design haben will.
Es wird Zen 4c ganz sicher für die Server geben. Wo Zen 4c sonst noch kommt werden wir sehen.
Ich gehe davon aus, dass AMD so etwas wie CCX auch für Zen 4c machen wird.
Aber wie dieses CCX aussehen wird, ist mit dem aktuellen Informationsstand pure Spekulation.
Auf was ich raus wollte, anhand der Informationen ist definitiv klar, dass erheblich weniger Fläche zur Verfügung steht, und deshalb wahrscheinlich auch die Kerne kleiner werden. Bei weiteren Überlegungen habe ich erkannt, dass die eine andere Option nicht ausgeschlossen ist. Siehe unten.
stefan92x schrieb:
Wenn AMD auf einen Zen 4c CCD zwei CCX aus je 8 Cores packt (ähnlich wie bei Zen 2), dann wäre ein Zen 4c CCX mit 8 Cores in 5nm der nächste kleine IP-Block nach Zen 2 in 7/6nm, den wir in Mendocino sehen. Und das halte ich durchaus für ein plausibles Layout.
2 CCX je 8 Cores je CCD ist eine sinnvolle Spekulation.
Wo RKCPU recht hat ist, dass AMD den CCX auch anders aufbauen kann.
Bei den klassischen Zen-Cores gehe ich allerdings davon aus dass AMD bei den 8 Cores je CCX und der Kopplung über den L3-Cache und "Ringbus" bleibt. Eine weitere Steigerung erhöht die Komplexität des L3-Caches und dessen Latenz und erhöht die Latenzen im "Ringbus".
Bei den kompakten Kernen halte ich auch andere Lösungen für möglich.
Ich bin mir sicher, das der Nachfolger von Mendocino nicht auf Zen 4c basieren wird. Bis der kommt sind andere Kerne verfügbar.
stefan92x schrieb:
Das wäre dann definitiv eher eine Option als 8 große Zen 4 Cores, wenn man ein günstiges und kleines Design haben will.
Die ganz große Frage ist, wie AMD die Fläche verkleinert. Viele spekulieren, dass AMD einfach den L3-Cache komplett in den 3D V-Cache verschiebt. Sollten sie recht haben :
Dann müssen die Kerne gar nicht kleiner werden
Dann gibt es eventuell keinen Zen 4c Kern sondern nur ein Zen 4c CCX
Dann werden SoCs mit Zen4c-CCX nicht unbedingt billig.
Ich erwarte dass AMD langfristig 2 unterschiedliche X86 Kerne entwickeln wird. Beide mit unterschiedlichen Anwendungsschwerpunkten. Ich habe Interview von Mike Clark bei Anandtech im Ohr. Deshalb halte ich das bloße Verschieben des L3-Caches für zu einfach gedacht. Deshalb erwähn ich immer Anwendungsgebiete und Lasten.
Andererseits erfordern Änderungen am Kern Zeit. Ich habe keine Ahnung wann AMD die Arbeit an Zen 4c begonnen hat. Als schnelle Lösung ergäbe das Verschieben des Caches Sinn.
Langfristig bieten zwei unterschiedliche Kerne für unterschiedliche Anwendungsgebiete viel mehr Möglichkeiten.
Der Infinity Cache läuft signifikant langsamer als der L3 der CCX, die mit Kerntakt der CPU's laufen.
Und etabliert in 6nm GPU's, es fehlt aber ein Budget CPU-Design dass Anbindung an Infinity Cache statt L3 ermöglichen könnte.
Preisklassen 12/14nm:
Athlon silver - 3050U mit 2/2 Zen und Vega 2 / 128 Shader / 1,1 GHz
Athon gold - 3150U mit 2/4 Zen und Vega 3 /196 Shader / 1,0 GHz
Ryzen 3 3200U und 3250U mit 2/4 Zen+ und Vega 3 /196 Shader / 1,2 GHz
Bei 6nm wären 2/4 oder 3/6 Athlon silver/gold plus Ryzen 3 in 4/8 per Zen2 denkbar
Und je nach dem wie AMD die Zen 4c auslegt, können auch andere Anwendungen abgedeckt werden. Low Cost Clients schätze ich für weit weniger interessant als Embedded Lösungen ein.
Der Gedanke ist aber auch sehr interessant. Wie du es später angemerkt hast, irgendwann kann AMD Zen2 für die günstigen CPUs/APUs nicht verwenden und wir werden noch lange 4C/8T oder 6C/12T gebrauchen. Das wird nicht so schnell ändern.
ETI1120 schrieb:
Der Preis der CPU wird passen, dafür sorgt die kleine Chipfläche.
Aber die Frage ist in wie weit es sich auf die Gesamtkosten auswirkt.
Diese Frage habe ich ja schon gestellt. Man bekommt heute schon Notebooks für 400-600 €, z.B. mit dem 5500U, welcher leistungsfähiger (GPU deutlich!) ist als Mendocino.
Sollte es denen gelingen, mit Mendocino einigermaßen respektable Geräte (und nicht nur Chromebooks), mit vernünftiger I/O und nennenswert über 10 h Akkulaufzeit ohne großem Akku und dann auch noch relativ leichten Modellen auf den Markt zu bringen, werde ich Mendocino abfeiern!
ETI1120 schrieb:
Das sehe ich ein wenig anders. Große monolithische APUs kann sich im Client-Geschäft nur Apple leisten.
Wenn die Gerüchte stimmen wird die GPU bei Phoenix erheblich größer werden. Man muss dies aber in Relation zu den dGPUs sehen. Und ich kann mir nicht vorstellen, dass das dies mit DDR5 ohne 3D V-Cache funktioniert.
Da gehe ich nicht ganz mit. Ich bin soweit bei dir, dass sich monolithische APUs ab einer gewissen Größe natürlich nicht rentieren, aber wer sagt schon, dass der so viel größer wird. Ich kenne die Gerüchte. Auf der einen Seite wird von 16 CUs mit RDNA3 gemunkelt. Mit RDNA2 dann sogar 24 CUs? Ersteres kann ich mir eher vorstellen, auch wenn es mich wundern würde, wenn sie so schnell von RDNA2 auf 3 wechseln zu können.
Anders gefragt, und dafür ist nicht genug über RDNA3 bekannt, was bringt 3 im Vergleich zu 2 speziell für iGPU? Können die noch besser mit wenig Bandbreite umgehen? Spricht für eine APU ohne Infinity Cache. Reine Spekulation meinerseits.
Ich nehme an, Phoenix wird in N5 hergestellt. Gerade im mobilen Bereich wird das unbedingt genommen werden wollen. Das wird die Cores kaum größer werden lassen. Ich habe aber absolut keine Ahnung, wie groß der L3 Cache werden soll, aber da dieser nicht so gut mitschrumpft, rechne ich weiterhin mit 16 MB. Über etwaige Bedingungen für den Infinity Cache weiß ich nichts genaues. Aus Schätzungen würde ich für die 128 MB IC im Navi 21 von 88 mm2 ausgehen, also vielleicht 20-22 mm2 in 6 nm?
Wenn wir davon ausgehen, dass Phoenix mit einer GPU Rechenleistung daherkommt, welche der 6500 XT nahekommt (der Gedanke ist ein Wahnsinn - gut für Phoenix, katastrophal für die 6500 XT), könnten 16 MB IC nötig sein, also zusätzliche 20 mm2? Wieviel es auch immer wird, mein größtes Problem mit dem Abgang vom monolithischen Konzept wird die Akkulaufzeit sein. AMD kann sich das nicht leisten. Die aktuellen APUs sind ironischerweise wesentlich besser als Intels Counterparts, oder zumindest in den Notebooks, deren Reviews ich gelesen/gesehen habe. Sie haben einen Ruf zu verteidigen.
Beim Rembrand gibt's ja das Gerücht, dass der RX6500 eigentlich mal als Ergänzung für Rembrand gedacht war und dann erst nachträglich zu einer eigenständigen GPU wurde.
Ich erwarte so schnell keinen Nachfolger für Mendocino. Es ist ein kleiner SoC auf einem preiswerten Prozess. Ein Schrink auf N4 wird nur etwas für die Logik bringen aber nur relativ wenig bei SRAM und IO.
Somit erwarte ich nicht dass der Shrink geringere Kosten bedeutet.
Wie gut, dass der Mendocino kaum IO und nur wenig Cache hat.
Aber in der Tat wird Mendocino wohl erstmal drei Jahre so laufen. Da braucht es kein zügiges Update.
Ergänzung ()
andi_sco schrieb:
Der Infinity Cache dürfte für diese Preisklasse in der Herstellung zu teuer sein.
Würde ja irgendwann 2025 kommen. Da sieht die Welt wieder ganz anders aus.
Aber ob notwendig sei mal dahingestellt. 3D Performance ist ja nicht gerade das Hauptaugenmerk in der Gewichtsklasse.
Ergänzung ()
Deinorius schrieb:
Wieviel es auch immer wird, mein größtes Problem mit dem Abgang vom monolithischen Konzept wird die Akkulaufzeit sein.
Naja, das muss ja nicht sein. AMD.kann einfach auf modernere Packaging Technologien setzen. Fabric mit 2D Packaging wird sicherlich nicht für eine dicke APU kommen.
Wird interessant wie Dragon Range bei der Effizienz abschneidet.
Wie gut, dass der Mendocino kaum IO und nur wenig Cache hat.
Aber in der Tat wird Mendocino wohl erstmal drei Jahre so laufen. Da braucht es kein zügiges Update.
AMD startet per Mendochino mit möglichst kompakten Core in 6nm, wobei die Waffer für 5nm und 4nm wohl noch lange (zu) teuer sein werden. "Drei Jahre so laufen" ergibt sinkende Stückzahlerlöse bei natürlich sinkenden Wafferkosten, die bei grob 100m² und etwa $12.000 für 60.000 mm² Nettofläche etwa $20 sinkend bedeuten würde.
Bei $8000 je Wafer könnte AMD auch 150 mm² Chips für $20 erhalten, aber dann wäre Zen3+ Hexacore, angebunden an Infinity Cache 16MB und gleichzeitig nativ 2* 4CU RDNA2 drin.
Der Mendochino reicht 2024/25 noch als Athlon Silver und Athlon Gold SE, ein Athlon Platin mit 6/6 Hexacore und 4 CU RDNA2 an shared 16M Infinity Cache wäre aber auch nötig.
Dazu den Ryzen 3 84*0, der 6/12 Cores an 16 MB Infinity Cache, dazu noch 4 oder 8 CU's an 64 Bit LPDDR5 hat.
Wenn AMD mal die 4nm für $8000 und 150mm² Chip's packt, dann wäre Hexa-/Quad Zen4c plus Infinity Cache plus RDNA3 ein Thema. Ok, vielleicht erst 2025/26, aber die Notebook-Hersteller wollen zwar jährlich technische Upgrades aber neue Produktlinien und Märkte sollen viele Jahre stabil & kostengünstig versorgbar sein.
Da AMD schon bei der Zen-Familie langfristig plante sollte man den Mendocino als Beginn einer Reihe an Produkten ansehen, die jeweils Vorgänger im teureren Bereich sinnvoll recyceln.
Der Mendochino reicht 2024/25 noch als Athlon Silver und Athlon Gold SE, ein Athlon Platin mit 6/6 Hexacore und 4 CU RDNA2 an shared 16M Infinity Cache wäre aber auch nötig.
Dazu den Ryzen 3 84*0, der 6/12 Cores an 16 MB Infinity Cache, dazu noch 4 oder 8 CU's an 64 Bit LPDDR5 hat.
Wozu? Da gibt's überhaupt gar keinen Lücke.
Es gibt die 8C APU, dann im Preisbereich darunter den Vorgänger (Barcelo, Lucienne) inklusive Salvage Part. Darunter dann der low-cost Mendocino.
Dazwischen gibt's keine Lücke, für die man einen extra Chip designed.
Bisher war die Lücke ja noch viel größer.
RKCPU schrieb:
Da AMD schon bei der Zen-Familie langfristig plante sollte man den Mendocino als Beginn einer Reihe an Produkten ansehen, die jeweils Vorgänger im teureren Bereich sinnvoll recyceln.
Hat nichts mit dem zu tun, was du gesagt hast. Du sprachst von Ergänzung für Rembrandt und nicht als eigene GPU geplant.
Davon steht nichts bei PCGH. Da steht nur, dass die GPU für mobile gedacht war und nicht für den Desktop geplant war. Was wiederum plausibel erscheint.
Der Gedanke ist aber auch sehr interessant. Wie du es später angemerkt hast, irgendwann kann AMD Zen2 für die günstigen CPUs/APUs nicht verwenden und wir werden noch lange 4C/8T oder 6C/12T gebrauchen. Das wird nicht so schnell ändern.
Ich bin mir nicht im Klaren darüber, welche Client-Lasten auf Zen 4c gut laufen. Falls Zen 4c ausreicht um Office etc flüssig abzuwickeln ist Zen 4c grundsätzlich eine Option für Einsteiger-Lösungen.
Ich wäre sehr überrascht wenn AMD mit Zen 5 auf den 3 nm Node wechselt und ich gehe auch davon aus, dass Zen 5c auf 5 nm bleibt. Deshalb erwarte ich einen Mendocino-Nachfolger eher auf Zen 5c Basis als auf Zen 4c Basis.
Es ist momentan vollkommen unklar was Zen 4c im Detail ist.
Deinorius schrieb:
Diese Frage habe ich ja schon gestellt. Man bekommt heute schon Notebooks für 400-600 €, z.B. mit dem 5500U, welcher leistungsfähiger (GPU deutlich!) ist als Mendocino.
Schauen wir an zu welchem Preis die Mendocino-Kisten kommen.
Es kann sein dass sie nochmal 100 Euro billiger angeboten werden.
Es kann auch sein, dass sie fast dasselbe kosten, aber eine deutlich höhere Akkulaufzeit haben.
Deinorius schrieb:
Sollte es denen gelingen, mit Mendocino einigermaßen respektable Geräte (und nicht nur Chromebooks), mit vernünftiger I/O und nennenswert über 10 h Akkulaufzeit ohne großem Akku und dann auch noch relativ leichten Modellen auf den Markt zu bringen, werde ich Mendocino abfeiern!
Mendocino ist auch in der IO beschnitten.
Die 4 PCIe Gen3 Lanes werden für die SSD gebraucht.
Es komm darauf an wie viele USB-Ports Du als vernünftig ansiehst. 2 USB 3.2 + 2 USB 2.0 sollten drin sein.
Ich erwarte in den meisten Fällen keine zusätzlichen Kontroller auf dem Board.
Prinzipiell hat Mendocino kein USB4 weil das die verwendete IP nicht hergibt und AMD wohl auch hier sparen wollte.
Die Displayengine sollte auch große externe Displays unterstützen.
Deinorius schrieb:
Da gehe ich nicht ganz mit. Ich bin soweit bei dir, dass sich monolithische APUs ab einer gewissen Größe natürlich nicht rentieren, aber wer sagt schon, dass der so viel größer wird. Ich kenne die Gerüchte. Auf der einen Seite wird von 16 CUs mit RDNA3 gemunkelt.
Mit RDNA2 dann sogar 24 CUs? Ersteres kann ich mir eher vorstellen, auch wenn es mich wundern würde, wenn sie so schnell von RDNA2 auf 3 wechseln zu können.
Robert Hallock hat bei Full Nerd davon gesprochen dass AMD nächstes Jahr im mobilen Bereich mit 3 Dies antreten wird. (Ich habe mir heute morgen das Video angesehen).
Ich habe die ganze Zeit Dragon Range als Raphael für Mobil gesehen. Das würde bedeuten Raphael + dGPU. Die Aussage von Robert Hallock kann aber bedeuten, dass Dragon Range eine APU ist. Was mich wundern würde, was ich aber nicht ausschließen will.
Meine Interpretation zu den GPUs ist:
7 nm Designs verwenden RDNA 2.
5 nm Designs verwenden RDNA 3.
Deshalb gehe ich davon aus, dass Phoenix RDNA 3 verwendet.
Wenn AMD bei Phoenix RDNA 2 verwenden würde, müssten Designteams die RDNA 2 IP auf 5 nm Designen. Das bindet Resourcen und das kostet Geld. Deshalb glaube ich, dass die Gerüchte mit RDNA 3 stimmen.
Falls Dragon Range eine APU ist würde AMD IMO den CCD von Phonix nehmen und eine iGPU mit mehr Shadern dazupacken.
Falls Dragon Range = Raphael H ist, sitzt die iGPU im IOD und ist RDNA2. Aber die IGPU ist nur dazu da Monotore anzusteuern.
Über die Performance RDNA 2 Shader vs RDNA 3 Shader ist mir nichts bekannt. RDNA 2 hat die Performancesteigerung nur durch die höhere Frequenz und höhere Anzahl an Shadern herausgeholt.
Es gibt Anzeichen das dies bei RDNA 3 anders sein könnte, aber ich kenne mich zu wenig aus, um das einschätzen zu können.
Aus meiner Sicht spielt die Generation der GPU keine große Rolle, der begrenzende Faktor ist die verfügbare Bandbreite zum Speicher.
Die Lang ersehnte Desktop Gaming APU im PC ist mit DDR 2 Memory Channels und einem monolithische Die nicht bezahlbar. Mehr DDR Memory Channels würden zwar mehr Bandbreite bringen, aber auch die Systemkosten nach oben treiben.
Mit dem Inifinity Cache hat AMD eine Methode den Bandbreitenbedarf zu senken. Mit dem Stacking gibt es eine Option den Infinity Cache optional zu machen. Vielleicht geht AMD diesen Weg. Aber damit bewegen wir uns schon weg von monolithischen APUs.
Deinorius schrieb:
Anders gefragt, und dafür ist nicht genug über RDNA3 bekannt, was bringt 3 im Vergleich zu 2 speziell für iGPU? Können die noch besser mit wenig Bandbreite umgehen? Spricht für eine APU ohne Infinity Cache. Reine Spekulation meinerseits.
So wie ich es verstehe entsteht der Bandbreitenbedarf bei GPUs aus der Art und Weise wie sie funktionieren. Mit Datenkompression kann man da sicher etwas machen. AMD hat mit RDNA2 gezeigt das große L3-Caches helfen. Aber ich erwarte nicht dass AMD bei RDNA3 etwas neues bringt, das den Bandbreitenbedarf im Vergleich zu RDNA2 massiv senkt.
Beim CCD soll es bei den 32 MByte L3-Cache bleiben. Deshalb ist es sehr wahrscheinlich dass Phoenix bei den 16 MByte bleibt. Dieser L3-Cache ist aber exklusiv für die CPU.
Deinorius schrieb:
Über etwaige Bedingungen für den Infinity Cache weiß ich nichts genaues. Aus Schätzungen würde ich für die 128 MB IC im Navi 21 von 88 mm2 ausgehen, also vielleicht 20-22 mm2 in 6 nm?
Auf dem Die erwarte ich eigentlich keinen Infinity Cache. Das würde den Preis der APU für viele Anwendungen erhöhen, die keine höhere GPU-leistung benötigen.
Wenn AMD in den dGPUs für RDNA3 den Infinity Cache auf Chiplets auslagert, dann ist es möglich dass AMD diese Chiplets auch für Phoenix auslagert. Das MDC bei RDNA3 für ein Cachechiplet steht ist eine verbreitete Annahme, aber kein Fakt.
Deinorius schrieb:
Wenn wir davon ausgehen, dass Phoenix mit einer GPU Rechenleistung daherkommt, welche der 6500 XT nahekommt (der Gedanke ist ein Wahnsinn - gut für Phoenix, katastrophal für die 6500 XT), könnten 16 MB IC nötig sein, also zusätzliche 20 mm2?
Die 16 MByte bei Navi 24 waren schon knapp. Navi 23, der für FullHD konzipiert wurde, hat 32 MByte.
Außerdem darf man nicht vergessen, dass die GAP an Bandbreite die der Cache überbrücken muss bei DDR5 größer ist als bei GDDR6.
Deinorius schrieb:
Wieviel es auch immer wird, mein größtes Problem mit dem Abgang vom monolithischen Konzept wird die Akkulaufzeit sein.
Das stimmt für Zen 2 und Zen 3. Das wird sich in Zukunft nicht mehr so drastisch sein.
AMD packt bei den Zen 2 und Zen 3 Ryzen- und EPYC-CPUs die Chiplets direkt auf ein organisches*) Substrat. Dieses Substrat wird mit Leiterplattentechnologie produziert. Daraus resultieren ungünstige elektrische Eigenschaften. Im Klartext heißt dass dass die internen Busse über Leiterplatten geführt werden.
Aus verschiedenen Quellen habe ich gehört dass AMD mit Zen 4 auf ein FanOut Packaging wechselt. Das bringt erheblich bessere elektrische Eigenschaften. Damit sollten die Latenzen besser werden und die Leitungsverluste erheblich sinken. Deshalb ist ein Raphael H (Dragon Range) für High End Mobil umsetzbar.
Dass es auf die verwendete technologie ankommt sieht man auch beim 3D-V-Cache. AMD erzielt mit den 3D V-Cache bessere Latenzen, als dies mit einem vergleichbar großen Cache in nur einer Ebene möglich gewesen wäre.
*) Kunstoffbasis
Deinorius schrieb:
AMD kann sich das nicht leisten. Die aktuellen APUs sind ironischerweise wesentlich besser als Intels Counterparts, oder zumindest in den Notebooks, deren Reviews ich gelesen/gesehen habe. Sie haben einen Ruf zu verteidigen.
Du meinst dass die E-Cores weniger effizient als die Zen-3-Cores sind.
Die Lage ist aus meiner Sicht folgende. Wenn ich ein Desktop-Replacemet-Notebook will, das ohne Rücksicht auf Verluste Leistung rausballert, bin ich bei Alder Lake besser dran. Ich muss allerdings auf ein Gerät mit guter Design bei der Kühlung achten.
Je mehr Batterielaufzeit und Kompaktheit zählen, desto attraktiver wird Rembrandt.
Ergänzung ()
bensen schrieb:
Wie gut, dass der Mendocino kaum IO und nur wenig Cache hat.
Die Kosten fürs Design müssen auch wieder hereinkommen. Auch deshalb muss Mendocino länger laufen.
Ergänzung ()
bensen schrieb:
Hat nichts mit dem zu tun, was du gesagt hast. Du sprachst von Ergänzung für Rembrandt und nicht als eigene GPU geplant.
Davon steht nichts bei PCGH. Da steht nur, dass die GPU für mobile gedacht war und nicht für den Desktop geplant war. Was wiederum plausibel erscheint.
Naja, das muss ja nicht sein. AMD.kann einfach auf modernere Packaging Technologien setzen. Fabric mit 2D Packaging wird sicherlich nicht für eine dicke APU kommen.
Wäre natürlich großartig, wenn man das APU Konzept auflockern könnte, um mehr Flexibilität reinzubringen. Gerade PC Handhelds könnten Hardware vertragen, die weniger Cores, aber mehr CUs beinhaltet. xD
RKCPU schrieb:
"Drei Jahre so laufen" ergibt sinkende Stückzahlerlöse bei natürlich sinkenden Wafferkosten, die bei grob 100m² und etwa $12.000 für 60.000 mm² Nettofläche etwa $20 sinkend bedeuten würde.
Ich verstehe diese Ergänzung so, dass Rembrandt und Navi 24 als Kombination gedacht waren, also immer als dGUP geplant war, nur nicht für den Desktop Markt. Darum hat Navi 24 kein GPU Encoding, weil es Rembrandt besitzt, usw. Ich fand diese Aufregung um das fehlende GPU Encoding ziemlich übertrieben, aber was solls...
Stellt sich halt die Frage, wie das für die Laptop Hersteller ist, wenn sie nach Neuem lechzen. Mendocino Laptops können nicht unbegrenzt günstiger werden.
ETI1120 schrieb:
Es kann sein dass sie nochmal 100 Euro billiger angeboten werden.
Es kann auch sein, dass sie fast dasselbe kosten, aber eine deutlich höhere Akkulaufzeit haben.
Glaube eher an letzteres. Sonst könnte man sich auch ein gebrauchtes Gerät kaufen, wenn die Ansprüche nicht zu hoch sind.
ETI1120 schrieb:
Es komm darauf an wie viele USB-Ports Du als vernünftig ansiehst. 2 USB 3.2 + 2 USB 2.0 sollten drin sein.
Ich erwarte in den meisten Fällen keine zusätzlichen Kontroller auf dem Board.
Prinzipiell hat Mendocino kein USB4 weil das die verwendete IP nicht hergibt und AMD wohl auch hier sparen wollte.
Ich erwarte mir selbst für günstige Geräte 1x USB-C mit DP Alt-mode, wahlweise auch HDMI - oder USB-C ohne Alt-mode, dafür aber zwingend HDMI - und dazu 2x USB-A und ein microSD Slot wäre nett.
Stromversorgung wird sicher noch öfter mit Hohlstecker kommen, aber USB PD sollte dennoch fast immer eine Option sein. Mehr braucht es gar nicht, nicht mal Ethernet, das kann man sich günstig mit einem Hub holen, wenn nötig. Die meisten, gerade in dem Preissegment, nutzen Ethernet nicht.
Ich habe nicht mal im Ansatz jemals an USB4 für Mendocino gedacht, geradezu lachhaft der Gedanke.
ETI1120 schrieb:
Ich habe die ganze Zeit Dragon Range als Raphael für Mobil gesehen. Das würde bedeuten Raphael + dGPU. Die Aussage von Robert Hallock kann aber bedeuten, dass Dragon Range eine APU ist. Was mich wundern würde, was ich aber nicht ausschließen will.
Hängt davon ab, wie gut auch die Zen4 APUs hochtakten können. Es gibt ja neben der erhöhten Stromzufuhr nur drei Aspekte, welche die Leistung wesentlich verbessern werden. Der Takt und die Cache-Größe.
Für beides könnte Dragon Range durchaus Raphael-H werden. Nur mit ersterem, dafür Binning für die höher erreichbaren Taktfrequenzen könnte ich mir auch eine APU vorstellen.
Hängt von der generellen Effizienz auch im Idle von Raphael ab. Sofern der IOD auch für mobile Geräte mitkonzipiert wurde, wäre das interessant. Denn da dann sicher immer mit dGPU kombiniert, reicht die iGPU völlig aus.
Sofern also die Rahmenbedinungen passen, würde sich Dragon Range als Raphael-H durchaus besser anbieten.
ETI1120 schrieb:
Mit dem Inifinity Cache hat AMD eine Methode den Bandbreitenbedarf zu senken. Mit dem Stacking gibt es eine Option den Infinity Cache optional zu machen. Vielleicht geht AMD diesen Weg. Aber damit bewegen wir uns schon weg von monolithischen APUs.
Manchmal ignoriere ich diesen Aspekt. Es ähnelt dem L4 Cache von Intels Broadwell. Normale APU, normale Ansprüche. Jemand will nur APU ohne dGPU aber auch 3D Leistung, mittels Stacking Infinity Cache Die hinzu. Ob 32 statt 16 MB nötig/sinnvoll bzw. überhaupt vorteilhaft (das RX 6600 Beispiel lasse ich jetzt erstmal aus) ist, sei mal dahingestellt. Der Abgang von monolithischen APUs sehe ich hierbei als irrelevant, solange es den Idle Verbrauch und damit die Akkulaufzeiten nicht negativ beeinflusst. Außerhalb von 3D Anwendungen könnten man den ICD ja vollständig parken. Zumindest sofern der ICD eine Tatsache wird.
Ich mag Flexibilität!
ETI1120 schrieb:
Aus verschiedenen Quellen habe ich gehört dass AMD mit Zen 4 auf ein FanOut Packaging wechselt. Das bringt erheblich bessere elektrische Eigenschaften. Damit sollten die Latenzen besser werden und die Leitungsverluste erheblich sinken. Deshalb ist ein Raphael H (Dragon Range) für High End Mobil umsetzbar.
Ich höre davon zum ersten Mal, insofern bin ich neugierig, wo die Unterschiede genau liegen. Auf lange Sicht kommt man um die Aufteilung von monolithischen Design so oder so nicht herum.
Man sehe sich die hochgesteckten Vorstellungen von Intel, TSMC, Samsung, ASML und diesem belgischen Forschungsinstitut bei den Lithografie-Prozessen der nächsten 10 Jahre an und denkt sich nur: Na hoffentlich kommt darin nicht schon wieder eine 28 nm/14+++++++ nm Zeit hervor, sonst haut das den ganzen Plan wieder weg.
ETI1120 schrieb:
Die Lage ist aus meiner Sicht folgende. Wenn ich ein Desktop-Replacemet-Notebook will, das ohne Rücksicht auf Verluste Leistung rausballert, bin ich bei Alder Lake besser dran. Ich muss allerdings auf ein Gerät mit guter Design bei der Kühlung achten.
Je mehr Batterielaufzeit und Kompaktheit zählen, desto attraktiver wird Rembrandt.
Das hat sich ja schon früh nach den ersten Reviews ergeben. Viele, mich inkludiert, haben das schon davor angenommen, weil es bei Tiger Lake-H und Ryzen 5000 nicht wirklich anders war.
Umso neugieriger bin ich, wie sich die Dynamik bei Intel 1300 (Richtung Tick Tock denkend) und Phoenix entwickeln wird.
Beim Fliegenden Spaghettimonster! Ich liebe diese Foren-Software! Unter vBulletin wäre dieser Beitrag die reinste Hölle geworden!
Stellt sich halt die Frage, wie das für die Laptop Hersteller ist, wenn sie nach Neuem lechzen. Mendocino Laptops können nicht unbegrenzt günstiger werden.
aus meiner Sicht ist man bei USB 3.x technisch den falschen Weg gegangen. (DP Alternate Mode)
USB4 korrigiert diesen Fehler und ermöglicht DP Tunneling. Deshalb finde ich es schade, dass USB4 als Highend Feature gehandelt wird.
Deinorius schrieb:
Hängt davon ab, wie gut auch die Zen4 APUs hochtakten können. Es gibt ja neben der erhöhten Stromzufuhr nur drei Aspekte, welche die Leistung wesentlich verbessern werden. Der Takt und die Cache-Größe.
Es geht auch darum, wie gut der verwendete Prozess mit steigenden Frequenzen umgeht. Hier erwarte ich eigentlich einen größeren Beitrag. TSMC hat wieder begonnen HPC-Prozesse zu entwickeln. Das hat zwei Aspekte, erstens wie sehr die Power mit der zunehmenden Frequenz steigt und wie viel Power und damit auch Frequenz möglich ist.
Und unabhängig vom Prozess hat AMD gezeigt, dass man durch besseres Chipdesign erheblich höhere Frequenzen erreichen kann.
Deinorius schrieb:
Hängt von der generellen Effizienz auch im Idle von Raphael ab. Sofern der IOD auch für mobile Geräte mitkonzipiert wurde, wäre das interessant.
Hier hat Frank Azor bei Full Nerds davon gesprochen, das AMD einige Notebooktechnologien auf auch den Desktop zu bringen. Z. B. dass wenn keine 3D-Leistung erforderlich ist, die dGPU schlafen zu legen. Falls dies klappt ist hier sehr viel höheres Potential beim Einsparen während Idle und Officeaufgaben drin.
Deinorius schrieb:
Manchmal ignoriere ich diesen Aspekt. Es ähnelt dem L4 Cache von Intels Broadwell.
Eigentlich nicht.
Der L4 war kein SRAM sondern eDRAM. Er war zwar im selben Package aber eben nicht gestapelt.
Gerad das Stapeln bringt kurze Wege und kleine Latenzen. Damit es es ein L3 und kein L4.
Deinorius schrieb:
Normale APU, normale Ansprüche. Jemand will nur APU ohne dGPU aber auch 3D Leistung, mittels Stacking Infinity Cache Die hinzu. Ob 32 statt 16 MB nötig/sinnvoll bzw. überhaupt vorteilhaft (das RX 6600 Beispiel lasse ich jetzt erstmal aus) ist, sei mal dahingestellt.
AMD wird auch bei den Cachechiplets sparsam mit den Design sein.
Deinorius schrieb:
Ich höre davon zum ersten Mal, insofern bin ich neugierig, wo die Unterschiede genau liegen. Auf lange Sicht kommt man um die Aufteilung von monolithischen Design so oder so nicht herum.
Im letzten Final Analyst Day hat AMD lange über Advanced Packaging gesprochen ohne auf technische Details einzugehen.
Bisher gibt es vom Advanced Packaging 3d V-Cache und die MI250. Hier ist AMD auf ein FanOut gegangen und hat nur die beiden GPUs per passiven Chip (Embededd Bridge) gekoppelt. AMD nennt es elevated fanout bridge. Beim Zen 4 wird ein fanout ohne bridge geben.
Falls es dich wirklich interessiert und die ein bisschen Youtube schauen willst:
Aber unbedingt mit dem letzten Video anfangen. Es ist der beste mir bekannte Überblick für das Thema Advandced Packaging. Ich habs letzten Winter angesehen, da hat es vom Wetter besser gepasst,
Hot chips 33 Tutorial 2: Advanced Packaging
Intel
YouTube
An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.
An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.
An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.
An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.
Man sehe sich die hochgesteckten Vorstellungen von Intel, TSMC, Samsung, ASML und diesem belgischen Forschungsinstitut bei den Lithografie-Prozessen der nächsten 10 Jahre an und denkt sich nur: Na hoffentlich kommt darin nicht schon wieder eine 28 nm/14+++++++ nm Zeit hervor, sonst haut das den ganzen Plan wieder weg.
Die "einfachen" Zeiten in der Halbleitertechnik sind vorbei.
28 nm ist der letzte Node mit dem guten alten Planartransistor.
Intel ist mit 20/22 nm auf den FinFET umgestiegen. TSMC und Samsung etc. haben es bei 20/22 nm noch mal mit Planartransistoren versucht und haben es erst später auf den FinFET geschafft. Sie haben ihren 20 nm Node mit FinFET als 14 bzw. 16 nm Node bezeichnet. Diese Nodes erfreuen sich nach wie vor großer Beliebtheit. Die 20 nm Nodes mit Planartransitoren sind Geschichte.
Während Intel verzweifelt versucht hat den 10 nm Prozess in Gang zu bringen hat TSMC 10 nm, 7 nm und 5 nm herausgebracht und ist gerade dabei 3 nm in die Massenproduktion zu bringen. Hier wird TSMC am 16. Juni ein Ausblick geben. Ich finde die Vorstellungen von TSMC eigentlich nicht hochgestochen. Wirr, chaotisch trifft es meist besser. aber wenigstens hat die Technik bislang überzeugt.
In den nächsten Jahren steht mit GAA der nächsten tiefgreifende Wechsel in der Transistorstruktur an. Hier wird es interessant sein zu sehen wie es klappt und bei wem es am besten klappt.
Ergänzung ()
Deinorius schrieb:
Umso neugieriger bin ich, wie sich die Dynamik bei Intel 1300 (Richtung Tick Tock denkend) und Phoenix entwickeln wird.
Intel erzählt zur Zeit sehr viel, hat aber gleichzeitig für Jahre bei TSMC Kapazitäten mit moderne Nodes gebucht. Alle Ankündigungen von Intel zu ihren Prozessen sind irrelevant, solange sie nicht den 4 nm in Massenproduktion haben.
Sobald 4 nm in Massenproduktion ist kann man beurteilen, ob Intel die Chance hat aufd TSMC aufzuschließen oder nicht.
Artikel-Update: Und nun ist auch die goldene Mitte aufgetaucht: der Ryzen 3 7320U. Hier gibt es erstmals auch Taktraten in Benchmarks, 2,4 bis 4,1 GHz sind es für das unter dem Ryzen 3 7420U, aber über dem Athlon Gold 7220U eingeordnete Quad-Core-Modell.
[Embed: Zum Betrachten bitte den Artikel aufrufen.]
Die Dinger sind perfekt für die Office Surfmaschine Im Chromebooksegment gibt es nur alten Schrott von AMD - da werden die Prozessoren (eher die Grafik) wirklich dringend benötigt .
Die Dinger sind perfekt für die Office Surfmaschine Im Chromebooksegment gibt es nur alten Schrott von AMD - da werden die Prozessoren (eher die Grafik) wirklich dringend benötigt .
In 6nm ist der Mendocino auch für langes Leben ausgelegt, allerdings dann wohl nur noch unter Athlon Label.
In 4nm könnte AMD per Zen4c Quad und dann RDNA3 Bonsai-Variante auch auf 4 CU verdoppen und dann etwa +200% bis +300% iGPU-Performance setzen. Viel mehr wird ein 64 Bit LPDDR5 in Budget Selektion auch nicht versorgen können. Auch ist immer die Leistungsaufnahme minimal zu halten.
Performance single thread 7320U laut Userbench wie Pentium Gold 7505 , multi-threaded deutlich höher.
Der 7505 ist wirklich gut. Bei einfachen Aufgaben (Chromebook Internetsurfen und paar Android Apps) merkt man zum ersten mal seit Jahren bei einem mobilen Pentium keinen wirklichen Unterschied zum i3.
Der 8505 sollte noch schneller sein (auch MT, leider noch nichts von dem gesehen) und der 7420U sollte auch mehr Performance bieten.
Einsteiger Win-PCs und Chromebooks werden wirklich intersessant (solange sie wenigstens 8GB RAM haben).
Viele Chromebooks mit denen viele Schüler heutzutage arbeiten müssen sind ja leider unerträglich langsam.
Hui, endlich mal Konkurenz zu Intel im Preissegment um die 100€?
die i3 mit 4c/8T und iGPU sind für um die 100€ zu haben und bei
mit 3,6-4,7GHz in dem Preissegment einfach unschlagbar in Sachen
Leistung . . Das wird langsam Zeit, dass AMD da auch was liefert.
Ich weiß nicht, von welchen i3 Du da redest, @Stahlseele . Der aktuelle Desktop i3 hat als 12100 einen Frequenzbereich von 3,3 - 4,3 GHz oder als 12300 einen von 3,5 - 4,5 GHz, Dein Modell mit 3,6 - 4,7 GHz scheint einer Traumwelt zu entstammen, schon gar zu dem angeführten Preis.
Hier in der Diskussion zu "AMD Athlon 7000" aka Mendocino geht es allerdings um einen Mobilprozessor, der schon angesichts seiner erheblich geringeren TDP einem Desktop-Prozessor - auch dem real existierenden i3-12100 - keine "Konkurrenz" machen wird, jedenfalls nicht bezogen auf Leistung.
