V
VikingGe
Gast
Kommt drauf an, L3-Cache kann besonders bei Multithreading massive Vorteile bringen, wenn die Kerne darüber miteinander kommunizieren. Und selbst wenn sie es nicht tun (weil sowas in der Programmierung extrem fummelig ist), wenn ich hier mal auf allen Kernen nen Bandbreitentest laufen lasse, kommt mein Phenom sequenziell lesend immerhin auf 54GB/s beim L3-Cache, aber nur 18GB/s aus dem RAM. Das ist ne glatte Verdreifachung.Mit guten, latenzarmen Controllern für Ddr4, wie zu A64-Zeiten für Ddr1, wäre L3-Cache weniger wichtig
Das größere Problem dürfte der langsame (weil riesige) L2-Cache sein, besonders wegen der Tatsache, dass der L1-Cache ein extrem kleiner Write Through-Cache ist. Ich vermute mal, dass man mit nem klassischen Victim Cache-Modell in vielen Anwendungen besser gestellt wäre.
Ich meine, irgendwas wird sich AMD wohl dabei gedacht haben, und theoretisch kann so ein innerhalb eines Moduls geteilter L2-Cache auch gewaltige Vorteile bringen - dafür muss man aber explizit programmieren, um das effizient auszunutzen.