News AMD Epyc 9175F: 112 von 128 inaktive Kerne, aber 512 MB L3-Cache

[catch 22]

Wobei man dafür eigentlich auf Turin-X warten sollte und dann dort zum gleichen SKU, nur halt noch mit V-Cache auf jedem der CCDs, greifen sollte.

wie bei Ryzen ebenfalls 64MB 3D Cache pro CCD? Also zu den 512MB L3 Cache weitere 1024MB 3D Cache?
Alter?!? Junge!?! (und ja... der Cache ist natürlich auf der nutzbaren Seite mit den CCD zusammen Segmentiert und die Zahlen 512MB L3 Cache + 1024MB 3D Cache sind was für die Blender Hochglanzprospekte für Dummies... drauf geschissen... GROSSE Zahlen rule!!
große Augen mach und auf die Liste "brauch ich absolut nicht, will ich abba definitiv und sollte ich jemals im Lotto dick abräumen, wird es auch gekauft!!!" hinzufüg ... sollte nur mal endlich mit dem Lose kaufen anfangen

 

[stefan92x]

Frage: Da meines Wissens nach kein Kern auf den Cache eines anderen CCD zugreifen kann, wären es doch streng genommen 8*64MB Cache statt 512?

16x 32MB, aber im Prinzip hast du völlig recht.

Ergänzung (11. Oktober 2024)

wie bei Ryzen ebenfalls 64MB 3D Cache pro CCD? Also zu den 512MB L3 Cache weitere 1024MB 3D Cache?

Ja, darauf läuft es hinaus. Aktuelle Genoa-X haben mit 12 CCD plus V-Cache ja auch schon insgesamt 1152MB L3$. Das Gigabyte-Cache Zeitalter hat bereits letztes Jahr begonnen.

 

[cbmik]

Wie wirkt sich die schlechte Ausnutzung der CCDs auf die Latenzen aus (Cache ist ja nicht CCD übergreifend)?

 

[Pjack]

Würde mich ja schon interessieren wie gut, wenn möglich so eine „Cache“ CPU in Games performed.

Vermutlich gar nicht mal so gut. Der Cache sitzt segmentiert über alle CCD's verteilt und jedes CCD hat nur einen Kern. D.h. bei Tasks mit Abhängigkeiten zu anderen Kernen fällt ständig die vergleichsweise hohe Latenz zwischen den einzelnen CCD an.

Das ist auch schon bei 5900x und 9900x zu beobachten, die jeweils 2x6 Kerne haben: Spiele, die acht Kerne wirklich nutzen können, laufen tendenziell schlechter als auf CPU's, die voll ausgebaute CCD mit 8 Kernen haben.

Die genannte CPUs ist quasi der Worst Case dieses Szenarios.

 

[orodigistan]

was sind ccds

 

[stefan92x]

CCD=Core Complex Die. Das sind die Chiplets, auf denen jeweils 8 CPU-Kerne und ihr zugehöriger Cache (L1/L2 pro Core und 32MB L3, den sich alle Cores teilen) sitzen. Die kombinierte AMD mit IO-Dies zu ihren ganzen Produkten.

 

[person unknown]

Naja, den Humor der Community hier in allen Ehren: Aber daß diese Art Prozessoren kein Word, Tetris oder Solitaire befeuern wird, ist ja klar. Und in den bestimmten Szenarien, wofür man diesen Herstellungsaufwand in Kauf nimmt, macht es eben Sinn. Sonst würde AMD nicht anbieten.
Bei den X3D-Prozessoren (nochmal andere Baustelle, aber ähliche Maßnahme) stellt das Vorgehen ja auch niemand mehr ernsthaft infrage. Ich glaub selbst intel nicht. 😁
Und für Rechenzentren und Großcomputer ist ein CPU-Preis von 4.000 Euro auch irrelevant, da das Gesamtkunstwerk ja ohnehin 7stellig und mehr kostet.

 

[CDLABSRadonP...]

Frage: Da meines Wissens nach kein Kern auf den Cache eines anderen CCD zugreifen kann, wären es doch streng genommen 8*64MB Cache statt 512?

Sie können darauf zugreifen, nur halt mit zusätzlicher Latenz. Das verringert den Effekt. Es ist aber immer noch besser, als die Daten aus dem DRAM zu laden.