News AMD Raphael & Rembrandt: Mehr PCIe Gen4 für CPU/APU und 600er-Chipsatz

[modena.ch]

Vielleicht meinst du eher Boards mit 16mb: da unterstützen die neueren UEFI Versionen alle neuen Prozessoren und die alten laufen nicht, weil kein Platz ist, da nimmt einfach eine ältere UEFI Version für Zen und Zen+. Das ist bei meinem B450 Fatality ITX der Fall (siehe ab Version 3.5 https://www.asrock.com/mb/AMD/Fatal1ty B450 Gaming-ITXac/index.de.asp#BIOS). Mein B450 A Pro Max kann aufgrund des 32mb Chips ALLE Prozessoren mit einer UEFI Version.

Du musst genau lesen:
ASRock do NOT recommend updating this BIOS if Pinnacle, Raven or Summit Ridge CPU is being used on your system.

Also empfiehlt nicht, gehen würden sie schon. Das liegt vorallem daran, dass Pinnacle nach Agesa Pinnacle-PI 1.0.0.6 nicht mehr so gut boostet. Aber das steht genauso bei meinem Fatality X470 und das hat nen 32 MB Bioschip.

Weggefallen sind bei Asrock mit 16 MB Chips bisher nur die irrelevanten ersten AM4 CPU Bristol Ridge (Bulldozer).
Bei MSI fehlen mit 16 MB die UEFI Grafik und natürlich Bristol und gewisse Funktionen.

 

[ThePlayer]

Ich nutze das in der Regel als Demo.

Gut das kann ich verstehen. Aber selbst da hast du mindestens 5 Redaktionen in DE die Video Tests auf YouTube haben. Das reicht mir. Ich nutze das auch so das es fast keine Demos wir früher zum testen gibt. Und mich für die ganzen Beta Tests anzumelden habe ich auch keine Lust zu bzw. bekomme ich davon nur an Rande was mit.

 

[modena.ch]

Beim M.2 Slot könnte PCIe 4.0 bald an die Grenzen kommen, wobei AMD ja das Thema schon bei den neuen Konsolen kennt.
Nicht auszuschließen, dass AMD erst kurz vor der finalen Festlegung AM5 da noch auf 5.0 erhöht.

Aber wozu?

Alder Lake bringt den PCIe 5.0 auf den ersten x16er Anschluss, also für die Grafikkarte und vielleicht noch als
Anbindung an den Chipsatz, das wars. Für die GPU ist 5.0 noch ewigs irrelevant.
Der erste NVMe Steckplatz ist auch bei Intel PCIe 4.0 bei Alder Lake, daher ist die ganze Diskussion darum komplett WAYNE?
5.0 wird so schnell keine Rolle spielen und wohl eine Zeit lang bleiben.
Ob der Chipsatz bei Intel 5.0er Lanes zur Verfügung stellen kann ist die andere Frage, ich
würde dran zweifeln, weil das muss ja denn über den CPU Connect laufen.


Auch könnte dann Zen 5 PCIe 5.0 auf AM5 bringen. Bis dahin gibts vielleicht auch Komponenten
die das Protokoll unterstützen.
PCIe 4.0 haben wir seit zwei Jahren, seit ein paar Monaten gibts NVMe SSDs
die 99% der User nicht brauchen und die das Interface im Stande sind auszunutzen.
Vorher völlig Irrelevant bei Consumern.

 

[bensen]

Alder Lake bringt den PCIe 5.0 auf den ersten x16er Anschluss, also für die Grafikkarte und vielleicht noch als
Anbindung an den Chipsatz, das wars. Für die GPU ist 5.0 noch ewigs irrelevant.

Wenn die GPU es nicht braucht, reichen der auch 8 Lanes. Also hat man wieder welche frei für SSDs.
Dazu braucht man dann natürlich ne PCIe 5.0 Grafikkarte. Aber die werden sich nicht lange bitten lassen.

Ob der Chipsatz bei Intel 5.0er Lanes zur Verfügung stellen kann ist die andere Frage, ...

Hat er definitiv nicht. Die Details sind ja schon bekannt. Würde ja auch gar keinen Sinn ergeben. Die Anbindung zur CPU wird auch 4.0.

 

[modena.ch]

Wenn es keine 5.0er GPUs gibt, nützt es dir nix diese mit 8x anzubinden.

 

[HyperSnap]

PCIe 4.0 haben wir seit zwei Jahren, seit ein paar Monaten gibts NVMe SSDs
die 99% der User nicht brauchen und die das Interface im Stande sind auszunutzen.
Vorher völlig Irrelevant bei Consumern

Und ständig kommen die an und beschweren sich weil die m.2 nicht auf ihrer maximalen Leistung läuft^^
Brauchen zwar die wenigsten aber der Markt ist da und will gefüttert werden.
Die Frage nach dem Sinn ist eine andere.

 

[RuhmWolf]

Du musst genau lesen:
ASRock do NOT recommend updating this BIOS if Pinnacle, Raven or Summit Ridge CPU is being used on your system.

Also empfiehlt nicht, gehen würden sie schon. Das liegt vorallem daran, dass Pinnacle nach Agesa Pinnacle-PI 1.0.0.6 nicht mehr so gut boostet. Aber das steht genauso bei meinem Fatality X470 und das hat nen 32 MB Bioschip.

Weggefallen sind bei Asrock mit 16 MB Chips bisher nur die irrelevanten ersten AM4 CPU Bristol Ridge (Bulldozer).
Bei MSI fehlen mit 16 MB die UEFI Grafik und natürlich Bristol und gewisse Funktionen.

Ich habe 3600 und 2600x hier und das Board kam mit uefi 3.3. Die Version 3.5, 3.7 4.x hatte ich auch drauf. Für den 2600x musste ich auf 1.7 runter um auf 3.1 updaten zu können, da der Bildschirm schwarz blieb ab 3.5

 

[chithanh]

Was sich im nachhinein als Fehler herausgestellt hat.

Ich denke eher, es hat sich als erfunden herausgestellt. Deshalb habe ich nach einer Quelle für AMDs angebliches PCIe-4.0-Versprechen gefragt.

 

[mibbio]

Soweit ich mich erinnern kann, gab es von AMD seinerzeit nur die Aussage, sie prüfen die Möglichkeit für PCIe 4.0 auf Boards mit 400er Chipsatz. Explizit zugesagt hatte AMD das nie. Die Boardhersteller sind dann halt nur vorausgeeilt und haben für die Boards entsprechende Betaversionen vom BIOS (die ja zum Testen der Möglichkeit gedacht waren) voreilig angeboten. In Folge hatte AMD sich dann genötigt gefühlt, PCIe 4.0 auf den Boards zu entscheiden.

 

[ETI1120]

Ich denke eher, es hat sich als erfunden herausgestellt. Deshalb habe ich nach einer Quelle für AMDs angebliches PCIe-4.0-Versprechen gefragt.

Ok, hatte ich überlesen und es ist ein berechtigter Einwand.

Ich hatte es auch nur gelesen, "AMD sagt/verspricht ...", aber kein AMD Statement.

Auf der anderen Seite gibt es immer Hintergrundgespräche zu denen man keinen Mitschrieb veröffentlicht.
Es kann auf passiert sein dass jemand aus dem technischen Marketing eine Frage unglücklich beantwortet hat. Aber hier war es mehr, siehe unten

Auf die schnelle aus reddit:

"this chart" war ein Link die AMD Website, der nicht mehr existiert.

AMD_Robert ist Robert Hallock, gefunden über https://www.anandtech.com/show/14477/amd-confirms-pcie-4-not-coming-to-older-motherboards

Die Diskussion in den folgenden Punkten hatten wir hier 1:1 mit PCIe 5.0.

Die B550 Boards bieten wenigsten ein SSD-Platz mit PCIe 4.0.

PS.

Falls es interessiert:
https://chipsandcheese.com/2021/08/23/details-on-the-gigabyte-leak/

Geht ein bisschen mehr auf technische Details und EPYC ein

 

[Volker]

Artikel-Update: In der vergangenen Woche tauchten viele Gerüchte auf, denen zufolge die nächste Ryzen stets eine Grafikeinheit mitbringen würde, bis dato war das nur bei den APU, nicht aber bei den CPUs der Fall. Heute wird ein Teil davon als Zen-3-APU bestätigt.

[Bilder: Zum Betrachten bitte den Artikel aufrufen.]​

Wie anhand offizieller Linux-Patches nun bekannt wurde, ist Family 19h Model 40h Yellow Carp alias die APU Rembrandt, hinter den erwähnten Green Sardine steckt hingegen Cezanne alias Family 19h Model 50h (Ryzen 5000U/H/G), dessen Verhalten laut Beschreibung sehr ähnlich ist. Dass Rembrandt die erste Sockel-AM5-Lösung wird, die Zen3 mit RDNA2 nebst DDR5 paart, ist bereits seit einiger Zeit vermutet worden.

[Bilder: Zum Betrachten bitte den Artikel aufrufen.]​

ComputerBase konnte das Dokument ebenfalls sichten, es bezieht sich fast ausschließlich auf APUs. Raphael als Ryzen-Flaggschiff wird aber nicht wie bisherige APUs ein großer Single-Die sondern den bisherigen Ryzen-CPUs sehr ähnlich sehen. Der parallel bekannt gewordene Zen-4-Aufbau wird durch Genoa bestätigt, AMD nutzt weiterhin fast exakt gleich große 8-Kern-Chiplets und einen I/O-Die. Im neuen I/O-Die soll nun jedoch eine kleine GPU integriert sein, das bekannte 2+1-Chipdesign würde beibehalten, letztlich werden die CPUs dadurch aber auch zu APUs.

[Bilder: Zum Betrachten bitte den Artikel aufrufen.]​

 

[incurable]

Ich würde ja behaupten, dass es kein Hexenwerk wäre, ein modernisiertes I/O die mit GPU auszustatten.

 

[ghecko]

Was bedeutet das nun? 2 Channel, aber kein Daisy Chain oder T-Topology mehr sondern 4 Slots direkt in den SOC geroutet? Warun dann nur 2CH wenn die Leitungen für 4CH da sind?

Mit den ganzen Pins hätte man dringend benötigte PCIe Lanes zur Verfügung stellen können.

 

[incurable]

Ein 64-bit DDR5 DIMM ist intern als zwei getrennte 32-bit Kanäle aufgebaut.

 

[Volker]

RAM ist wie immer, Dual Channel mit bis zu zwei Modulen pro Kanal.

Sockect AM5 processors support the following memory types:
• DDR5 UDIMM memory.
• DDR5 SO-DIMM memory.

Das soll nur "Vollbestückung" zeigen. Eingie der Schaubilder stiften mehr Verwirrung, aber dafür gibs ja die anderen 254 Seiten des PDF^^

 

[bensen]

Wie soll daraus ein 16-Kerner für den Desktop werden? Wäre nicht schon der APU-Die riesig, oder kann man zwei APU-Dies überhaupt kombinieren? Da dies alles keinen Sinn ergab, sah die Redaktion von den Gerüchten ab, bis heute, denn nun werden sie defacto dementiert.

Da braucht man eigentlich nicht viel Phantasie. Riesig? Nein, weil das einfach nur ne GPU für Office sein könnte. Denn da ist AMD bei OEM im Nachteil. Die gesamte Kiste ist mit dedizierter Grafikkarte erheblich teurer.

Warum zwei APU Dies? Stand nie zur Debatte. Diskutiert wurde kleine GPU im IO-Die oder drittes Chiplet mit GPU.

Ansonsten stehe ich auf dem Schlauch, warum das jetzt widerlegt ist.
Type 1 ist Rembrandt. Aber was ist Type 2 und Type 3 der Tabelle?

 

[Volker]

Stand nie zur Debatte glaube ich darf man nie sagen^^
Im CPU-Die defacto nicht, der ist ja nun bekannt und hat wie üblich acht Kerne.
Also bleibt nur noch ein Chip oder I/O.

 

[stefan92x]

In einem in N7 gefertigten IO Die könnte man vermutlich relativ gut 2-3 RDNA2 CUs unterbringen, dann ein oder zwei CCD dazu, und fertig ist der 16 Kerner mit iGPU

 

[Locuza]

Wie machst du denn 16 Kerner Desktop CPU? Wenn Genoa die 8-Kern-CCDs nutzt?
3 Chiplets plus I/O? 16 Kern nativer APU-Die mit Grafik? Klar geht, auf 350 mm².

Das Bild hat es doch völlig logisch und nachvollziehbar dargestellt, wie es aussieht, was auch in keinem Widerspruch zu den anderen Informationen steht.
Like, ehh???

Edit: Es wurde noch weiter ausgeführt das der neue I/O die in 7nm hergestellt wird (laut Gerüchten werden es letztendlich 6nm werden).
Mit zwei GMI-PHYs, 28 PCIe-Lanes und dem USB-Zeug ist der I/O-Die sowieso Pad-limited, also die Größe der Interfaces macht es schon schwer den I/O-Chip kleiner zu gestalten, entsprechend kann man die Mitte praktisch voll mit digitaler Logik zupflastern bzw. Faktor 2 im Vergleich zum alten 12nm I/O die.
Es sollte kein Problem darstellen ein paar RDNA2 WGPs reinzupflanzen und eine VCN3-Engine für Video En-/Decoding.

 

[Volker]

Guter Punkt. Also IO. Ergänze ich. Hatte das Bild sachonmal gesehen, also den rechten Teil, aber irgendwie verdrängt^^

Edit: Mal sehen wie sich der verändert am Ende, auch in der Größe. Da haben sie ja Spielraum, bisher war der ja auch klein, zumal N6 bei TSMC nun der Mainstream-Prozess wird und nicht mehr ganz sooo teuer ist. Aber so heiß es mal .. vor den Preissteigerungen