News AMD Ryzen, Radeon und Epyc: Zen 4 und RDNA 3 liegen im Fahrplan für 2022

[ETI1120]

Ja man wird es jetzt mit 2 Chiplets testen. Bei RDNA4 dann vlt. auf vier Chiplets gehen und langfristig evtl. nur noch ein oder zwei Chiplets Designen dass man dann in unterschiedlicher Stückzahl auf APUs, GPUs, etc. nach Baukasten packt. Denke ab einer Gewissen menge nimmt der Effekt auch ab. Mehr als acht oder sechzehn werden vermutlich wieder zu komplex und unrentabel...

Bei den GPUs sind die Signallaufzeiten erheblich kritischer als bei CPUs. Deswegen wird es mit einer 2D-Integration (rein geometrisch betrachtet) schwierig wenn man über 4 Chiplets hinausgeht. Und beim 3D-Stacking müssen noch ein paar Probleme gelöst werden.

Wir haben noch ein ca. Jahr bis zum Launch und der Tapeout soll bevorstehen.
Von AMD gibt es offiziell keine Details. Das heißt alle Infos basieren auf Leaks und Spekulationen. Außenstehende wie wir können nicht zwischen Leaks und Spekulationen unterscheiden. Und selbst bei Leaks besteht die Gefahr, dass der Leaker die Infos nicht verstanden hat und deshalb verfälscht wiedergibt.

Also ich empfehle: Lass Dich überraschen. Es kommt eh anders.

Raphael is für Desktop Phoenix für Notebooks Denke man hat hier zwei unterschiedliche Designs.

• Evl. ist Phoenix monolithisch und Raphael Chiplet basiert
• Oder Phoenix hat weniger Cache als Raphael
• Evtl. bekommt Raphael doch PCIe 5.0 über das I/O (20-24 Lanes?) und Phoenix nur PCIe 4.0 wegen der Effizienz im mobilen Bereich
• Sonstiges das AMD veranlasst den Namen zu ändern wie evtl.. AVX512 oder ähnliches

Bei Zen 2 und Zen 3 gab es ein monolithisches Design und ein Chiplet-Design.
Es gibt Grund anzunehmen, dass dies AMD beibehält.

PCIe 5 ist auf dem Desktop wahrscheinlich zu teuer.

Langfristig rechne ich aber damit dass alle Designs mit Chiplets aus einem Baukasten System entstehen. Eventuell ab Zen5 / RDNA4 oder spätestens Zen6 und RDNA5... Raphael ist hier evtl. der erste Test wie z.B. Zen3D für Stacking und bei Desktop ist es (wegen der weniger kritischen Effizienz und geringeren Abhängigkeit von OEM Roadmaps einfacher).

Das Problem ist nicht das Zerlegen. Das Problem ist das Zusammenfügen der Teile.
Die Frage ist welche Packaging-Technik für Raphael und welche für Genoa verwendet.

Erst einmal müsste RDNA überhaupt in einem "5nm" Prozess kommen, man muss den Satz schon genauer sezieren....

Es war ist ein Gespräch und kein Artikel. Aber ich gebe Dir recht, dass es keine Bestätigung für RDNA3 in 5nm ist.
Generell hat AMD bei den Roadmaps bei RDNA3 den Note offengelassen. Es kann auch bedeuten, dass RDNA3 auf verschiedenen Nodes produziert wird. Generell bin ich skeptisch, dass AMD genügend Kapazitäten hat um alles in N5 fertigen zu lassen.

TSMC N6 ist ein kostenoptimierter TSMC N7 mit ein paar EUV Layern und nach dem aktuellen Stand wird entweder teilweise oder komplett auf diesen Prozess bei den GPUs gesetzt.
https://www.computerbase.de/2021-06...s-allen-rohren-n3-n4-n5hpc-n6-n7hpc-und-mehr/

Ich würde erwarten, dass einige Grafikprodukte auf N6 produziert werden.

 

[PiraniaXL]

Die legen ja ein Tempo vor.......

Mir solls Recht sein,
Der neue Sockel liegt mir etwas schwer im Magen, aber wenn der genauso lange genutzt wird wie der AM4 ist es okay und irgendwann ist es mal Zeit für was Neues.

 

[Chismon]

Wenn man RDNA3 denn ueberhaupt realistisch/auf normalem Wege bekommen kann nahe UVP, was zu bezweifeln sein duerfte und von aehnlichem gehe ich auch anfangs fuer Zen 4 aus, aber ich lasse mich gerne positiv ueberraschen, wenn AMD(/RTG) es wirklich gebacken bekommen sollte die Nachfrage zum Marktstart halbwegs bedienen zu koennen, anstatt kuenstlich die Preise nach oben treiben zu lassen (und Verantwortung dafuer gaenzlich auf andere abzuwaelzen).

Es bleibt zu hoffen, dass RDNA2 und Zen3(+) dann (erst) mit besserer Verfuegbarkeit und angemesseneren Preisen zu haben sind, aber warten wir es ab .

Ja, Navi 32 kaeme fuer mich wohl in Frage, wenn erhaeltlich und ich nicht vorher anderweitig fuendig geworden bin (das Ada Lovelace Pendant mit genuegend Speicher waere bspw. durchaus eine Option, da AMD/RTG im VR-Bereich in Sachen Leistung ja auch immer noch relativ schwaechelt, aber ob diese verfuegbarer und preislich attraktiver sein wird?).

Navi 31 duerfte aller Voraussicht nach wohl Richtung RTX 3090/Titan Preisspektrum wandern (Preisverdoppelung gegenueber RX 6900XT, denn schliesslich gibt's ja doppelt so viel Shader und MCM-2-Tile-Design, der Luxus/die Innovation will von Early Adoptern und Hobby-Enthusiasten schliesslich bezahlt werden ) und waere dann sowieso kein Thema mehr fuer mich.

 

[Matthias B. V.]

Würde, hätte....

Nur soll "Navi 31" mit 15.000 Shadern antreten und nicht mit 10000. Somit wäre der Vorteil dahin, die Kosten für das Wafer laut deiner Tabelle aber doppelt so hoch und wenn man N6 als Vergleich nimmt, was günstiger als N7 sein soll, vermutlich gar drei mal so hoch.

Hä? "Wieso würde, hätte..." Esmacht keinen Unerschied ob 10K oder 15K der Chip fällt auf N5 deutlich kleiner aus als unter N6/N7. Keiner hatte was von 10K Shadern geschrieben. Und wieso soll der Vorteil dann dahin sein? Gehen die nicht vorhandenen Argumente aus?

Auch hatte ich explizit die Tabelle gepostet und auf die Zeile Kosten pro Chip verwiesen da dies das entscheidende ist und nicht kosten pro Wafer. Evtl. sind komplexe Diskussionen zu viel wenn nicht mal das Lesen klappt. Die Kosten pro Wafer sind völlig irrelevant wenn die Kosten pro Chip vergleichbar oder geringer ausfallen.

 

[xexex]

Esmacht keinen Unerschied ob 10K oder 15K der Chip fällt auf N5 deutlich kleiner aus als unter N6/N7.

Dann rechne mal nach!

"Deutlich" kleiner sehe ich da bestenfalls, wenn man alle Schaltungen auf den Chips wirklich um die optimistisch angegeben Werte skalieren könnte, was so gut wie nie der Fall ist. Rechne mal eher mit 30% und da werden die 15K Shader in N5, genauso viel Platz benötigen wie die 10K Shader in N7 und das MCM Design wird auch noch Platz benötigen.

 

[Matthias B. V.]

Bei Zen 2 und Zen 3 gab es ein monolithisches Design und ein Chiplet-Design.
Es gibt Grund anzunehmen, dass dies AMD beibehält.

Korrekt aber bis dahin hatten die regulären Desktop CPUs keine iGPU... Da sich dies nun ändert könnte es sein dass man generell mit den selben Designs plant. Ich gehe bisher nicht davon aus. Langfristig schon...

Auch war Mobil bisher monolithisch da energieeffizienter. Mit besserem Packaging etc. könnte das langfristig entfallen...

PCIe 5 ist auf dem Desktop wahrscheinlich zu teuer.

Ja die Kosten sind sicher ein Faktor der AMD beschäftigt. Aber denke der Energieverbrauch wird gerade für Notebooks neben den Kosten ausschlaggebender sein.

Das Problem ist nicht das Zerlegen. Das Problem ist das Zusammenfügen der Teile.
Die Frage ist welche Packaging-Technik für Raphael und welche für Genoa verwendet.

Ja so hatte ich es auch gemeint. Das Problem ist es aktuell noch die Chiplets zu vereinen. Aber langfristig wird sich hier eine Lösung finden auch wenn dies nicht beliebig skalierbar ist. Man muss immer den Sweetspot finden...

Ich würde erwarten, dass einige Grafikprodukte auf N6 produziert werden.

Wenn dann vlt Navi 33 oder 34 aber eher nicht die Top Chips. Evt. hat man es auch offen gelassen weil man sich Samsung als 2nd Source angesehen hat.

Ergänzung (28. Juli 2021)

Dann rechne mal nach!
Anhang anzeigen 1106712

"Deutlich" kleiner sehe ich da bestenfalls, wenn man alle Schaltungen auf dem Chips wirklich um die optimistisch angegeben Werte skalieren könnte, was so gut wie nie der Fall ist. Rechne mal eher mit 30% und da werden die 15K Shader in N5, genauso viel Platz benötigen wie die 10K Shader in N7.

Ja nur hätte man dann nur einen Chip mit 10K Shadern statt mit 15K Shadern - Was soll dass den für ein Vergleich sein? Äpfel mit Birnen. Es wären ja die selben Chipsauf N6 oder N5 sonst kann AMD direkt einpacken.

Zudem das Problem mit dem Skalieren in der Regel den Cache und Analoge Teile betrifft die ja Gerüchten nach auf den I/O Bridge Die ausgelagert werden. Also würde RDNA3 sehr gut skalieren.

 

[DonL_]

@ Matthias B. V.

Mal ganz abgesehen davon, das xexex einseitige Fixirung auf die Marge, nicht alleinige Firmenpolitik sein kann, sondern Marktanteile und Performancekronen oder Konkurrenz mit anderen Herstellern, ebenfalls eine sehr wichtige Rolle spielen. Nach xexex Argumenten hätte es nie eine Radeon 7 in 7nm geben dürfen, das hat sich damals AMD eine Menge kosten lassen und ich bin ebenfalls deiner Meinung, das sowohl Mittelklasse als auch High End GPUs der RDNA 3 Klasse auf alle Fälle in 5nm kommen werden.
AMD hat den Node Sprung immer mehr oder minder gleichzeitig für CPU und GPU gemacht, es gibt überhaupt keinen Grund, warum ZEN 3 in 5nm kommen soll und RDNA 3 nicht!

 

[Matthias B. V.]

@ Matthias B. V.

Mal ganz abgesehen davon, das xexex einseitige Fixirung auf die Marge, nicht alleinige Firmenpolitik sein kann, sondern Marktanteile und Performancekronen oder Konkurrenz mit anderen Herstellern, ebenfalls eine sehr wichtige Rolle spielen.

Korrekt. Zum einen ist die Leistung entscheidend damit ich das Produkt überhaupt verkaufen kann und nicht nur die Kosten und Marge.

Darüber hinaus ist die Marge nicht schlechter. Wenn man natürlich nur die Kosten pro Wafer betrachtet müsste man nach seiner Logik alles in 16nm oder noch älter produzieren da kosten die Wafer 60% weniger als in 7nm... Nur sind halt die Kosten Pro Chip 50% teurer und somit ist die Marge und die Leistung dahin...

 

[Element93]

bin auf ryzen7000 gespannt, bis dahin reicht mir der 2700x noch

 

[Northstar2710]

Es hat schon seine Gründe wieso Nvidia auf einen 10nm Prozess von Samsung gesetzt hat

? Die rtx werden doch in 8nm gefertigt und die A100 Server gpu in7nm

 

[elmex201]

Sieht der "Fahrplan" auch Grafikkarten im vom Einsteiger bis zu Mittelklasse für Normalos vor? Sprich Karten weit unter 500 Euro und ohne Scalper Aufschläge? Vor allem eine Verfügbarkeit in hohen Stückzahlen. Eine günstige (100 Euro) Grafikkarte ohne viel Schnick-Schnack wäre "Gold" wert.

 

[FrozenPie]

Dann rechne mal nach!
Anhang anzeigen 1106712

"Deutlich" kleiner sehe ich da bestenfalls, wenn man alle Schaltungen auf den Chips wirklich um die optimistisch angegeben Werte skalieren könnte, was so gut wie nie der Fall ist. Rechne mal eher mit 30% und da werden die 15K Shader in N5, genauso viel Platz benötigen wie die 10K Shader in N7 und das MCM Design wird auch noch Platz benötigen.

Achtung, Milchmädchenrechnung!
Navi 21 hat bei 5120 Shadern eine Größe 520 mm², davon 102 mm² für den Infinity Cache.
Bei Navi 31 befindet sich kein Infinity Cache auf dem GCD sondern auf dem MCD, aber die Shaderzahl wird um 50% auf 7680 Shader angehoben. In N7 würde das Round-About 627 mm² ergeben, wenn der Rest unverändert mit übernommen wird und es identische Shader wären.
Bei einem Shrink um 30% (Pessimistisch von den 45% für N5 ausgehend) wäre die Größe dann bei ca. 439 mm². Bei optimaler Shrink-Rate von 45% sogar 345 mm².
Nach meinem letzten Kenntnisstand lässt sich Logik auch besser shrinken als SRAM und andere Dinge wie ein halbiertes DRAM-Interface pro GCD und aufgebohrte Shader kommen auch noch hinzu bei Navi 31.

 

[Matthias B. V.]

? Die rtx werden doch in 8nm gefertigt und die A100 Server gpu in7nm

8LPP ist ein verbesserter 10LPE Prozess denke das war gemeint.

Die Gründe waren dass Samsung nicht ausgelastet ist und Discount Preise anbietet und dass es auch so noch für RDNA2 gereicht hat. Das wird für RDNA3 wohl nicht mehr gelten.

Zumal unterschlagen wird dass Samsung 8LPP immer noch deutlich dichter gepackt - 50-70% höhere Dichte -ist als TSMC N12 und daher auch eine Reduktion darstellt (30-35MT/mm2 vs. 50-60 MT/mm2).


Manche bezeichnen es auch als Fehler da es AMD erlaubt hat Nvidia einzuholen.

 

[Bluto]

Ok. Das heißt also, das es um den Oktober rum keine neuen Ryzens gibt?

 

[xexex]

AMD hat den Node Sprung immer mehr oder minder gleichzeitig für CPU und GPU gemacht, es gibt überhaupt keinen Grund, warum ZEN 3 in 5nm kommen soll und RDNA 3 nicht!

"Immer" ist dabei lustig, wie viele Prozesse hat AMD denn schon bei TSMC genutzt? Es gibt mehrere Gründe wieso CPU und GPU getrennt betrachtet werden dürfen, der Hauptgrund ist hierbei das, was die Konkurrenz macht.

Bei den CPUs ist die Roadmap klar, um Intel 7 zu kontern wird man N5 gut gebrauchen können. Gegen Samsung 5nm (falls Nvidia bei Samsung bleibt und überhaupt N5 und nicht N7 nimmt), braucht AMD aber kein TSMC N5.

Wie ich bereits geschrieben habe, kann ich mir durchaus ein Navi 31 Halo Produkt in N5 vorstellen, der dann irgendwo bei 1500€ angesetzt sein wird. Die Gerüchteküche hat aber auch schon bei RDNA2 von N7+ gemunkelt und AMD ist "trotzdem" bei N7 geblieben. Am Ende sind die Kosten, eben doch der entscheidende Faktor.

 

[Northstar2710]

@Bluto richtig, frühestens Anfang Januar.

 

[xexex]

Die rtx werden doch in 8nm gefertigt und die A100 Server gpu in7nm

Es ist ein umbenannter und leicht optimierter 10nm Prozess, damit Leute denken man wäre von der 7nm nicht so weit weg.

 

[BxBender]

Die Ryzen 6000 werden Anfang bis Mitte 2022 kommen, diese sind ein Zen3 refresh mit größere, Cache durch das 3D-Stacking
Erwartet werden dabei im Schnitt 15% performance uplift laut AMD

<fürmeinX570hoff>

 

[Freestyler]

Dann würde nur der R9 5900X ausgetauscht werden mit vllt 100-200€ Verlust...

Der Ryzen 7000 wird ziemlich sicher auf dem neuen AM5 Socket laufen, also sicher mindestens noch das Mainboard musst du wechseln. Ich hadere auch noch mit einem Neukauf, wenn ich mir jetzt AM4 kaufe kann ich nicht mehr einfach upgraden. Bin akutell noch auf einem i7-6700K, da ist das höchste der Gefühle für den 1151 Socket der i7-7700K.

 

[ETI1120]

Nur würde der Navi31 Die auf N5 mit gleicher Anzahl an Shadern deutlich kleiner sein als Navi21 auf N7 oder Navi31 auf N6 was die Kosten wieder reduziert da man mehr Chiplets aus einem Wafer erhält. Die Belichtung ist dank mehr EUV auch einfacher weswegen N5 jetzt schon bessere Yields hat als N7... Anbei eine Übersicht die die Kosten per Chip darstellt und hier ist N5 nicht teurer. Kosten per Wafer werden ausgeglichen. Siehe Zeile 8 ( Und das war 2020 als N5 gerade aus der Risiko Produktion kam!)

Es ist alles eine Frage der Waferkapazität die AMD braucht. Es geht auch ums Wachstum. Dass AMD alle 2020-Neuheiten auf N5 bringt glaube ich nicht.

Wie gesagt wenn er auf N6 überhaupt Verbrauchtechnisch als MCM mit doppelten Shadern machbar wäre. N5(P) ist 2022 dann bereits 2 Jahre alt und hat mit N4 sogar bereits eine Variante für den Massenmarkt welche das Äquivalent zu N6 bei N7 darstellt.

Wenn die Gerüchte stimmen soll es zwei GCD und ein MCD geben und Navi 31 insgesamt 15360 FP32-ALUs haben das sind 3 Mal so viele wie bei Navi 21. Im Januar waren es noch 2 Chiplets mit jeweils 80 CU (entsprechend Navi).

Also soll entsprechend den Zahlen vom Juli AMD bei den GCD 50% mehr FP32-ALUs draufpacken als bei Navi 21 und gleichzeitig auf MCM wechseln?

• Bei diesen Die-Größen reden wird nicht über den Verbrauch, wir reden über Fehlerrate und Ausbeute.
• Und bei dieser Anzahl von FP32-ALUs reden wir auch darüber wie sie ausgelastet werden können.

Noch eine Anmerkung: Wenn TSMC sagt dass der N5 besser als N7 ist, dann bedeutet dies bezogen auf den selben Zeitpunkt nach dem Start. Nicht absolut.

Ich würde in Ruhe abwarten und schauen was tatsächlich kommt.

Apple wechselt 2022 auf N4 oder N3 und es stehen dann auch genügend Kapazitäten zur Verfügung. Bis dahin sollte N5 vermutlich sogar mehr Kapazitäten haben als N7 aktuell...

Nach allen Gerüchten wechselt Apple auf hauptsächlich auf N3. Es wäre auch überraschend wenn Apple jetzt plötzlich auf einem 5-nm-Prozess verharren würde.

@xexex Wenn bei Nvidia und AMD die Marge nur eine Richtung kennt, habe ich so meine Schwierigkeiten mit der Unwirschaftlichkeit von GPU-Produktion in kleinen Noden

Die Marge bei AMD und bei Nvidia wird nicht von den Gaming-GPUs nach oben gezogen.

Es hat schon seine Gründe wieso Nvidia auf einen 10nm Prozess von Samsung gesetzt hat, sie hätten auch andere Optionen gehabt und bei AMD wird es im kommendem Jahr nicht anders ablaufen, es wird in erster Linie auf die Kosten geschaut.

Und auf die verfügbaren Kapazitäten. TSMC versteigert freie oder freigewordene Kapazitäten, aber nicht alle ihre Kapazitäten. Nvidia lässt seine wertvollsten Dies bei TSMC belichten. Auch weil sie für diese GPUs die Packungstechnik von TSMC verwenden.

Nur soll "Navi 31" mit 15.000 Shadern antreten und nicht mit 10000. Somit wäre der Vorteil dahin, die Kosten für das Wafer laut deiner Tabelle aber doppelt so hoch und wenn man N6 als Vergleich nimmt, was günstiger als N7 sein soll, vermutlich gar drei mal so hoch.

Ich würde die Tabelle nicht zu ernst nehmen.
Sie zeigt schön ausführlich wie sich die Abschreibungen verrechnen. Aber die ganzen Prozesskosten werden nicht aufgeschlüsselt und es ist nicht klar wie sich dieser Posten mit der Zeit ändert.

Es ist aber klar, dass die Kosten je Transistor eher stagnieren.

Nicht falsch verstehen! Ich kann mir durchaus "Navi 31" als Halo Produkt mit zwei N5 Dies vorstellen, aber auf keinen Fall teile ich deinen Optimismus für N3 im Jahr darauf.

Es ist nun Mal so, das CPU- und GPU-Logik gut mit dem Prozess skalieren. SRAM deutlich schlechter.
Deshalb profitieren CPUs und GPUs massiv von kleineren Nodes. AMD hat jetzt eine Menge Waferkapazität für 7-nm, diese zu verlängern ist m. M. n. erheblich einfacher als neue Kapazität bei 5-nm zu bekommen.
3-nm ist noch einmal etwas anderes.