Notiz AMD: Ryzen Threadripper 1900X ab heute für 559 Euro erhältlich

[Rodger]

Es hat einfach keinen Sinn hier gemeinschaftlich darüber zu diskutieren.
Die einen wollen einfach nur gamen, gamen, gamen.
Die anderen wollen n bissl gamen aber hauptsächlich pure Power beim encoden und anderen Anwendungen.

Hat für mich den Eindruck, als ob der Gamer-Fraktion irgendwo was fehlt...

 

[immortuos]

Die Preise zum i7 8700 und i7 8700K wurden schon bei CB genannt und Benchmarks sind schom in Netz verfügbar. Zwischen 280 und 350 Euro bei erheblich schnellerer IPC.

Na dann erzähl mal woher plötzlich eine erheblich höhere IPC herkommen soll?

 

[DubZ]

immortous.. wenn das so einfach wäre, hätte es AMD nicht so schwer?

 

[HardRockDude]

@Volker

Naja ich gebe zu, dass ich recht aggressiv klang mit meinem Text, aber gleich mit "deswegen machst du die Seite nicht" zu kontern ist auch recht derbe erstens will ich das gar nicht, zweitens bin ich neugieriger ITler und hoffe deswegen drittens, dass ich bei euch auf dem laufenden gehalten werde und zwar unbiased/unvoreingenommen, weil - viertens - ich euch und die Community mag und gerne hier bin.

So richtig nachvollziehen kann ich das immer noch nicht in Bezug auf die beiden Produkte. Trotzdem danke für den Erklärungsversuch. Sind am Ende nur Kleinigkeiten bis beim nächsten blauen/roten/grünen Test oder Homepagedesignupdate dann doch wieder ein #Aufschrei durchs Forum hallt

 

[Balikon]

Ist genau die gleiche Problematik wie gegenüber Intel. Es sind eben nur Zwei Kerne pro "Modul" aktiv...

Es sind vier Kerne pro Die. Von den angeblichen vier Dies des TR sind zwei Dummies. Es muss per IF nicht über vier sondern über zwei Dies Kommuniziert werden.

Warum versteifen sich hier immer noch so viele auf Spiele? Ok, viele hier sind Gamer, dennoch sollte sich herumgesprochen haben, dass Ryzen eine Workstation CPU ist, mit der man zufällig auch ganz gut spielen kann. Für TR gilt das natürlich umso mehr. Warum dann immer noch das Gemecker über Spieleleistung? War doch klar, dass TR da keine Wunder vollbringt, weil die Stärken woanders liegen.

 

[D708]

@Balikon
Modul ~= DIE
CCX = Modul
Bei AMD Momentan
2x CCX = 1x DIE

Moment besteht ein ZeppelinDie aus zwei "Modulen"(CCX), die über der IF angeschlossen sind. Wo unter anderem noch der L3 Cache dran hängt.

Ein Threadripper hat doch 2 Zeppelin Dies = Insgesamt 4 CCX
RavenRigde ist doch auch nur ein Halbes ZeppelinDie(ein CCX) plus Vega.
An sich müsste Threadripper über die gleiche Schwachstelle verfügen wie Ryzen und auch in der genau gleiche Ausprägung. Ob nun 2 CCX oder 4 am FBus hängen, interessiert bei richtiger Addressierung niemanden.

Ein 8 Kern Threadripper hat doch dann 4 Teildeativierte CCX. Das wiederum bedeutet doch, wenn nur 4Kerne Benutzt werden, ist Ryzen doch sogar stärker, da der Bus wegfällt.
Ohne dem mehr Cache bleibt wirklich nur die Lanes/Quadchannel als Vorteil. Wo das Teil ein Proprodukt für den ambitionierten HobbyPro sein soll, ka. Die sollten lieber zum 12 Kerner greifen, der wirklich performancetechnisch Vorteile bietet.

Im OEM Markt mag vielleicht Platz dafür sein.(Viel IO,wenig CPU Leistung vonnöten ähnlich den damaligen 4 Kern DualXeons ohne Ht)

 

[Robo32]

An sich müsste Threadripper über die gleiche Schwachstelle verfügen wie Ryzen und auch in der genau gleiche Ausprägung

Bis auf die Sache mit der RAM Anbindung... - diese wird ihm was Spiele angeht zum Verhängnis.

 

[D708]

Robo, nicht nur in Spielen. Es ist ein Fehlglaube, dass nur Spiele eine hohe Kommunikation zwischen den Kernen erfordern. Es gibt auch Anwendungen, die von einem schnellen Bus profitieren. Die Leute, die refelxartig schreien "Gamerbase" ,sind nicht besser als die Leute, auf die sich bezogen wird. Es ist mitnichten so, dass AMD im Moment alles von Intel im Bereich von Anwendungen schlägt.

Was sich aber herauskristallisiert, sind Zen Kerne besser als die Intel Core-Kerne. Das lässt die Zukunft rosig wirken für AMD.

 

[YforU]

Ein 8 Kern Threadripper hat doch dann 4 Teildeativierte CCX.

TR mit 8C/16T hat 16MB L3 (8+8) und damit zwei komplett deaktivierte CCX. Auf jedem Die ist ein CCX aktiv. Bei Teildeaktivierung der CCX wären es wie bei den größeren SKUs 32MB L3 (8 pro CCX).

Aufgrund der Latenzen der Interconnects sind 16MB L3 in dieser Konfiguration schneller als 32MB. Es haben immer vier Kerne Zugriff auf einen gemeinsamen L3. Genaugenommen kann der L3 Cache bei AMD nicht addiert werden. Der steht effektiv nur den direkt angebunden Kernen (-> CCX) zur Verfügung. 2+2 + 2+2 ist daher suboptimal. Viel Cache aber die Wahrscheinlichkeit ist hoch das die Daten nicht im richtigen Block (im L3 eines anderen CCX) liegen -> DRAM statt Cache.

Eben das ist einer der größten Nachteile wenn statt Mesh, Ringbus etc. das Design in CPU Clustern ohne gemeinsamen L3 organisiert ist.

 

[Holt]

Auf jedem Die ist ein CCX aktiv. Bei Teildeaktivierung der CCX wären es wie bei den größeren SKUs 32MB L3 (8 pro CCX).

Gibt es dafür eine Bestätigung? Es könnte auch sein, dass die Kernes eines Die komplett deaktiviert sind und vom anderen nur RAM und PCIe Interface genutzt werden, wie beim 1950X im Gaming Modus.

Aufgrund der Latenzen der Interconnects sind 16MB L3 in dieser Konfiguration schneller als 32MB.

Am schnellsten wäre es wohl, wenn nur die Kerne auf einem Die genutzt werden, denn über die Dies hinweg dürfte die Latenz schlechter sein als zwischen den CCX eines Dies.

Eben das ist einer der größten Nachteile wenn statt Mesh, Ringbus etc. das Design in CPU Clustern ohne gemeinsamen L3 organisiert ist.

Die Alternative wäre ein großer monolithischer L3, dessen Anbindung an dei Kerne dann aber mehr Latenz hätte. Gerade bei vielen Serveranwendungen wie z.B. VM Servern oder auch Rendern ist es aber so, dass die Kerne durchaus sehr unterschiedliche Daten bearbeiten und daher gar keinen Zugriff auf die Daten brauchen mit denen die anderen Kerne arbeiten.

 

[D708]

Gibt es dafür eine Bestätigung? Es könnte auch sein, dass die Kernes eines Die komplett deaktiviert sind

Genau das habe ich mich auch gefragt. Grob gehört doch der L3 Cache nicht zum CCX sondern ist parallel am Fabricbus. Also an sich austauschbar. Für mich bestand ein Zepplin DIE aus 2 CCX & 1x L3 Cache & dieversen Controllern
Und der Fabricbus verbindet alles.

Edit:
Hast du zufällig Folien über die Cachesituation bei Zen gefunden. Ich finde garnichts aussagekräftiges.

 

[Holt]

Also soweit ich das bisher gesehen habe, geht der L3 schon zum CCX, denn jeder Kern des CCX hat darauf mit ähnlich geringer Latenz Zugriff wie etwa bei einem Kaby Lake 4 Kerner.

 

[kai84]

Auch die kleinste Ausbaustufe von Threadripper bietet ein Quad-Channel-Speicherinterface, 64 PCIe-Lanes sowie alle weiteren Eigenschaften der Threadripper-Plattform.

Richtig geil, und dazu noch ordentlich verlötet.

 

[chithanh]

Gibt es dafür eine Bestätigung? Es könnte auch sein, dass die Kernes eines Die komplett deaktiviert sind und vom anderen nur RAM und PCIe Interface genutzt werden, wie beim 1950X im Gaming Modus.

Laut AMD-Mitarbeiter Robert Hallock auf reddit arbeitet der TR 1900X tatsächlich in einer 4+0/4+0 Konfiguration.

 

[Faust2011]

Was sich aber herauskristallisiert, sind Zen Kerne besser als die Intel Core-Kerne.

Findest Du? Für mich gehört auch dazu, dass die Taktfrequenz nicht gerade im Bereich 4 GHz ein Limit findet. Da sind die Intel-Kerne deutlich besser aufgestellt.

 

[Holt]

ZEN Kerne haben stärkere AES Einheiten und gewinnen daher bei Benchmarks wo diese intensiv genutzt werden, dafür sind aber z.B. die AVX Einheiten nur 128 Bit breit und können AVX2 Befehle mit 256Bit nicht in einem Zug abarbeiten. So ähnlich geht es bei allem, unterm Strich ist Intel dann bei gleichem Takt meistens doch vorne und wenn die Takte bei Intel höher ausfallen, die gehen ja schon ab Werk teils deutlich höher, dann gewinnt Intel eben klar. Dazu kommt, dass AMDs CCX Konfiguration immer dann wegen der hohen Latenz zwischen den CCX Nachteile hat, wenn viel Kommunikation zwischen den CCX erfolgen muss. Aufgaben bei denen jeder Kern vor allem auf seinen eigenen Daten rechnet wie z.B. bei Cinebench liegen den RYZEN dagegen gut. Was unterm Strich besser ist, hängt wie immer von der Anwendung ab.

 

[xexex]

Laut AMD-Mitarbeiter Robert Hallock auf reddit arbeitet der TR 1900X tatsächlich in einer 4+0/4+0 Konfiguration.

Was durchaus Sinn macht, da man solche Dies sonst bei keiner anderen CPU verwenden könnte.

 

[Holt]

Aber der bisherigen Annahme widerspricht, dass bei RYZEN immer auf allen CCX die gleiche Anzahl an Kernen aktiv sein muss.

 

[D708]

Findest Du? Für mich gehört auch dazu, dass die Taktfrequenz nicht gerade im Bereich 4 GHz ein Limit findet. Da sind die Intel-Kerne deutlich besser aufgestellt.

Das liegt eher an der Fertigung als an den Kern Design. An sich ist Zen auch Taktfreudiger als Intel. Zumindestens sprechen dafür die LN2 Maxoverclocking Ergebnisse. Jetzt muss noch die Fertigung nachziehen und es kann laufen.
Den Rest hat Holt schon sehr schön erklärt.
Im Moment wird Ryzen vorallem vom CCX und der Fertigung "blockiert". Vorallem die Zeit wird zeigen, wie schnell der Ringbus vom CCX/Mesh abgehangen wird. Kommt auf die zukünftige Software an.
Natürlich kommt vorher Icelake und soll bahnbrechende Änderungen bringen. Abwarten.

 

[chithanh]

Was durchaus Sinn macht, da man solche Dies sonst bei keiner anderen CPU verwenden könnte.

Vielleicht doch, beim 16-Kern Epyc 7281, der kommt auch nur mit 32 MB L3.

Aber ja, die Verwertung der Dies hat AMD sehr schlau gelöst:
Alle Kerne funktionieren -> 1700/1700X/1800X/1950X
max. 1 Kern pro CCX defekt -> 1600/1600X/1920X
max. 2 Kerne pro CCX defekt -> 1200/1300X/1400/1500X
mind. 1 CCX voll funktionsfähig -> 1900X
+ entsprechende Epyc-Varianten (Epyc 7251 etwa mit mutmaßlich 2+0/2+0/2+0/2+0)

Wegwerfen muss AMD die Dies also nur, wenn in beiden CCX 3 Kerne defekt sind.