News AMD Ryzen Threadripper: 1950X aus dem Handel hat vier echte 8-Kern-Dies

Weil unterschiedliche Produktfamilien im Allgemeinen unterschiedliche Steppingbezeichnungen haben, damit man anhand des Steppings die Produktfamilie identifizieren kann. Natürlich habe ich das alles frei erfunden, selbstverständlich. Es gibt ja keine umfassenden Fachbücher über VLSI-Test:

VLSI Test

Im Übrigen ist es auch unmöglich erfolgreich Elektrotechnik zu studieren (für die meisten zumindest ;) )
 
@ScOuRgE_
Die Sockel sind sogar so identisch das SP3 auf der Abdeckkappe des Sockels steht. ;)
Das ist aber ziemlich egal weil am Ende nicht nur das Gehäuse sondern der ganze Prozessor getestet wird und wie bereits des öfteren durch die Presse gerauscht ist kommen bei Epyc und Threadripper unterschiedliche Chip Revisionen zum Einsatz. Sie müssen also so oder so unterschiedlich getestet werden und dann wird halt nur das getestet was da ist.
Es sind schließlich auch nicht alle Prozessoren gleich weil sie auf dem gleichen Mainboard sitzen.
 
Weil sie für Threadripper zunächst Dies gesammelt haben (eine CPU braucht rund 2 Monate nach dem Waferstart, um fertig vom Bluetape runterzukommen) und immer noch vier verlöten aufgrund der Umstände, die ich anfangs erläutert habe. Für Epyc haben sie das neue Stepping aufgelegt, was eben rund zwei Monate braucht, bis es durch die Produktion propagiert. Wenn die B1-Revisionen weg sind, wirst du auch keine Threadripper mit B1 mehr finden.

Edit: es kann natürlich auch sein, dass B1 und B2 noch eine Weile parallel produziert werden, bis die entsprechenden Masken des B1 getauscht werden müssen. Kosten ja auch ein paar Millionen ;).

Der Grund für dieses Vorgehen sollte soweit klar sein: für Server will man in jedem Fall eine optimierte Version anbieten, die Endanwender im Desktopbereich dürfen wie immer den ersten Versuch für 1000 Schleifen kaufen :D.
 
Zuletzt bearbeitet:
Womit du dir aber nun selbst widersprichst:
ScOuRgE_ schrieb:
Damit wird erst im Package-Test festgelegt, ob die CPU als Epyc oder Threadripper verkauft wird.

Um diese Aussage ging es ursprünglich.
 
Das mag anfänglich nicht stimmen, langfristig ist das aber der Fall, wenn das B1 aus der Produktion raus ist. Für Threadripper und Epyc wird der gleiche Package-Test verwendet. Wenn natürlich für Epyc nur B2 verwendet wird, sind die B1 erst mal automatisch Threadripper (diesen Umstand hatte ich auch bis eben nicht auf dem Schirm).
 
Ob das der Fall ist werden wir sehen. Aktuell ist es zumindest nicht der Fall, darauf wollte ich hinaus.

Bei den Server-Dice steht auch die Taktrate weniger im Vordergrund. Dies ist beim TR ja anders.
Worin genau die Änderungen außer etwaige Bugfixes bei B2-Stepping sind, weiß ich nicht. Kann aber durchaus sein, dass diese effizienter bei niedrigem Takt ausgelegt sind. Das würde dann auch die zwei Produktionsschienen gleichzeitig erklären.
 
Die CPUs sind auf natürliche Weise bei den Servertaktraten wesentlich energieeffizienter. Deswegen werden sie ja auch genau darauf festgelegt. Wenn überhaupt, dann sind die Metallisierungsebenen des B2 gegenüber B1 optimiert, was generell gemacht wird, um eigentlich noch höhere Taktraten zu erzielen bzw. die Ausbeute zu erhöhen. AMD wird in jedem Fall keinen neuen B1-Maskensatz bestellen. Es muss übrigens immer beachtet werden, dass ein On-Wafer ATE keinen Test unter Betriebsfrequenz fahren kann (1 GHz ist das höchste der Gefühle). Hier werden durch Laufzeitmessungen die möglichen Betriebsfrequenzen lediglich abgeschätzt. Der finale Frequenztest erfolgt durch die Built-In-Self-Tests innerhalb des Package-Tests.
 
Zuletzt bearbeitet:
Zitat : *
AMD Ryzen Threadripper: 1950X aus dem Handel hat vier echte 8-Kern-Dies
*

Das es echte Dies wären, kann man so ja nicht wirklich sagen.

AMD sagt folgendes dazu:
These two extra dies are not active or even contain working transistors, they are blank and as such are not "wasted Ryzen CPU dies
".
Auf deutsch.
Die beiden zusätzlichen Dies sind weder aktiv, noch enthalten sie funktionierende Transistoren, sie sind leer und damit auch keine verschwendeten Ryzen CPU Dies. (Leer bezieht sich hier eindeutig auf die nicht vorhandenen Transistoren) .

Die 2 zusätzlichen Dies sind also keine echten Dies, sondern zwar zum Teil belichtete, aber dennoch Dummies, da diese ohne funktionierende Transistoren sind.
Warum diese 2 zusätzlichen * Edeldummies* überhaupt verbaut sind erklärt AMD wie folgt.
The question that many have been asking is what the purpose of the other two dies are, with the answer simply being structural. These extra dies prevent imbalance and allow for simple cooler mounting without any chance of damaging the CPU.
To make a long story short, the two extra dies in Threadripper are merely structural inserts, with the active dies being placed in a diagonal configuration in all Threadripper CPUs to give them all the same thermal profiles.

https://www.overclock3d.net/news/cpu_mainboard/amd_clarifies_why_threadripper_uses_4_silicon_dies/1
 
computerbase schrieb:
Dass voll funktionsfähige Chips auf diese Weise „vergeudet“ werden, ist zumindest unwahrscheinlich.

Hmm....
https://www.computerbase.de/2016-12/amd-radeon-rx-460-unlocking-bios/

http://extreme.pcgameshardware.de/g...deon-hd-6950-zur-hd-6970-freischalten-15.html

https://www.hardwareluxx.de/community/f11/phenom-ii-am3-x2-550-zu-x4-b50-freischalten-618231.html

https://www.google.de/amp/www.pcgam...7/News/R9-Fury-Fiji-freischalten-Tool-1166757

Gut, etwas durcheinander gemurmelt mit GPU/CPU, aber im Sinne von "vergeudet" ist da einiges dazwischen wo bewiesen ist, dass dem so war/ist.

Aufgrund dessen auf "unwahrscheinlich" zu spekulieren ist eine gute Wette, ich nehme an :)

Imgrunde fehlt (rein spekulativ) entweder ein HardwareMod (eher unwahrscheinlich) oder ein entsprechendes "Test-Bios/Dev-Bios", was diese Kerne auslesen und auf Funktion prüfen kann, ähnlich wie beim x2-x4 Mod. Jedenfalls ist AMD weitaus eher als Intel dafür bekannt, solche Dinge zu ermöglichen. Es dürfte schlichtweg zu teuer sein für jeden Ryzen extra Folien zu entwickeln und diese entsprechend zu konstruieren. Ich sehe da durchaus Potential, denn es gibt ja genügend Zwischenschritte von 8/16 zu 32.
 
Wenn das stimmt, dass immer Diagonal die Dice aktiv sind, dann hat sich das sowieso erledigt mit: Epyc-CPUs die zu schlecht sind werden TR.
 
@das_mav Guess what: Teildeaktivierte Chips, gerade bei GPUs, liefern AMD und Nvidia. Viele dieser Chips werden sogar nachbearbeitet (vielleicht sogar alle?) damit ein Freischalten unmöglich gemacht wird. Kostet aber extra Geld und AMD machts dann einfach bei bestimmten Produkten gar nicht. Ein 6950 auf 6970? Beides gleichteure Karten in der Produktion, 6970 gibt mehr Marge, ja klar. Aber wieviele Leute sind denn bereit, da irgendwelche Modifikationen durchzuführen? Nur die Enthusiasten, nur die kleinste Gruppe aller Gruppen. Der Rest, der statt ne 6970 ne 6950 hatte, haben das einfach nur gekauft weils deutlich günstiger ist bei etwas weniger Leistung. Wie halt so ziemlich immer bei allen GPUs. Mehr 970 statt 980 verkaufen, mehr 1070 statt 1080 verkaufen, mehr 7950 statt 7970, mehr 290 statt 290X, etc.pp. Was aber egal ist, weil wenn die Karten mit voller Funktionalität halt etwas weniger verkauft werden, balanciert sich das mit der höheren Marge. Ich glaube Nvidia verdient viel mehr mit dem 1080 als 1070 im Moment, trotz der Unterschied an verkauften Mengen.

Vergeudet wird hier fast gar nichts in dem Fall. Wir reden hier auch von GANZEN CHIPS, die halt paar Recheneinheiten weniger haben.

Die Geschichte mit dem Threadripper und die 4 Chips, die auf einem Package verbaut werden, ist eine andere. Und natürlich auch GPU/CPU sind beides komplett andere Produkte. Aber das weisst du ja anscheinend selbst, was dein Post aber fast nichtsaussagend macht.

Hauptsache sich irgendwie negativ gegen AMD äussern.
 
Zuletzt bearbeitet:
Wadenbeisser schrieb:
@ScOuRgE_
Die Sockel sind sogar so identisch das SP3 auf der Abdeckkappe des Sockels steht. ;)
Das ist aber ziemlich egal weil am Ende nicht nur das Gehäuse sondern der ganze Prozessor getestet wird und wie bereits des öfteren durch die Presse gerauscht ist kommen bei Epyc und Threadripper unterschiedliche Chip Revisionen zum Einsatz. Sie müssen also so oder so unterschiedlich getestet werden und dann wird halt nur das getestet was da ist.

rg88 schrieb:
Aha, Ryzen und Threadripper haben B1-Stepping, Epyc B2-Stepping. Wie das?

Ganz einfach: verketteter Fertigungsprozess. Der einzige Unterschied ist, dass bei Epyc B2-Stepping Dies zugeführt werden, der Rest ist absolut identisch.

sogar die Leiterbahnen aus den Dies raus sind zwischen einzelnen Steppings identisch.

Deshalb ist auch das Testen identisch. - Es wird halt wahrscheinlich noch ein geringfügig anderes Testprogramm geben, was ich aber für unwahrscheinlich halte.
Ergänzung ()

das_mav schrieb:
Imgrunde fehlt (rein spekulativ) entweder ein HardwareMod (eher unwahrscheinlich) oder ein entsprechendes "Test-Bios/Dev-Bios", was diese Kerne auslesen und auf Funktion prüfen kann, ähnlich wie beim x2-x4 Mod. Jedenfalls ist AMD weitaus eher als Intel dafür bekannt, solche Dinge zu ermöglichen. Es dürfte schlichtweg zu teuer sein für jeden Ryzen extra Folien zu entwickeln und diese entsprechend zu konstruieren. Ich sehe da durchaus Potential, denn es gibt ja genügend Zwischenschritte von 8/16 zu 32.

Nein, da hilft dir kein Test BIOS, wenn der TR4 Sockel schonmal nicht voll verdrahtet ist. da sind ein Haufen unbenutzte Pins drauf.

rg88 schrieb:
Wenn das stimmt, dass immer Diagonal die Dice aktiv sind, dann hat sich das sowieso erledigt mit: Epyc-CPUs die zu schlecht sind werden TR.

Warum?
 
Zuletzt bearbeitet:
Wieso? Ich würde die ausschließlich diagonalen Varianten zwar als sehr unwirtschaftlich einstufen, aber da gibt es ja auch noch zwei Diagonale, die man wählen kann. Fakt ist: jeder Die verfügt über die gleichen BISTs, die während des Package-Tests gefahren werden. Erst danach kann man beurteilen, inwieweit die CPU sich zulässig innerhalb des Produktsortiments einordnen lässt und ob sie überhaupt fehlerfrei funktioniert. Das gilt nicht nur für Threadripper, sondern allgemein bei CPUs.
 
@ScOuRgE_:
Nö, bei Threadripper gibt es ausschließlich eine Diagonale Variante, die genutzt wird. Weil der Sockel eben nur so verdrahtet ist wegen den vier Speicherkanälen.

Wäre der TR und der Serversockel derselbe, hättest du zwar Acht Speicherkanäle, von denen du nur vier nutzen könntest und müsstest bei CPU Wechsel je nach Diagonalpaarung den RAM umstecken!
 
Das macht keinen Sinn, weil die Ausbeute unterirdisch wäre und man viele Threadripper mit 4 Dies samt Substrat wegschmeißen könnte. Welche Quelle hat das denn überhaupt in Erfahrung gebracht? Die Verdrahtung kann man sich auch so vorstellen, dass jeweils beide Dies auf einer Seite zusammen über das Board auf einer Speicherbank verdrahtet sind. Da bei der Diagonalvariante immer ein Die deaktiviert ist, passiert dabei auch nichts und beim CPU-Wechsel bleibt es unbemerkt.
 
Jeder Die bietet 2 Speicherkanäle. also 4 bei TR, 8 bei EPYC. Wie soll man da einfach nach belieben hin und herwechseln können, wenn die Pins immer gleich angeschloßen werden?
 
Gut, dass das Board entscheidet, welche Speicheranbindung genutzt wird, wäre eine Möglichkeit. das Widerspricht aber meinen Infos, dass beim TR4 viele Pins unbenutzt sein sollen - oder aber es werden je nach CPU entweder die einen oder die anderen Pins (eigentlich sinds ja "Balls" :D) genutzt.

Was auch für die anfänglich lange Wartezeit zum Power On Self Test bei Ersteinrichtung von Treadripper sprechen würde...
 
Zuletzt bearbeitet:
Und da sind dann auf den Mainboards für jeden einzelnen Pin der Speichercontroller Switch(e) verbaut die je nach verwendeter Die-Diagonale hin und her switcht? Sehr unrealistisch und müsste man auf den Mainboards ja auch erkennen können.
 
Nein, die Multiplexer sind im Speichercontroller selbst in jedem Die vorhanden. Im Übrigen werden innerhalb des Designs for Testability (DFT) viele Strukturen innerhalb der CPU abgeschaltet, um z.B. beim Einlesen der Scan-Chain keine Buskonflikte zu erzeugen. Typischerweise ist dafür ein Testmode Signal zuständig, welches sämtliche Strukturen im Testmode schützt. Solche Techniken kann man auch einsetzen, um zwei Dies mit vier potentiellen Speicherkanälen auf zwei Speicherkanäle fest zu verdrahten. Der deaktivierte Die kriegt dann ein Signal, welches die Ausgänge des Speichercontrollers auf High-Impedance-State setzt. Somit merkt der aktive Die nichts davon.
 
Zurück
Oben