News AMD Ryzen Threadripper: 1950X aus dem Handel hat vier echte 8-Kern-Dies

Zu dem Kommentar "AMD hat gelogen": Nö, haben sie nicht. Sie haben gesagt, auf dem Threadripper PCB sind zwei Dummy Dies verbaut. Dummy bedeutet schlicht und ergreifend nicht funktionstüchtig. Das bedeutet aber ebenfalls, dass auch defekte, teildefekte oder sogar komplett funktionsfähige DIEs verbaut sein können, die an keine einzige Leitung auf dem PCB angeschlossen sind und dadurch zwar funktionsfähig aber nicht funktionstüchtig sind. Denn auch ein vollständiger DIE der an nichts angebunden ist elektrisch, kann als "Dummy" bezeichnet werden.
 
Unter einem Dummy kann man in dem Zusammenhang in allererster Linie einen Platzhalter verstehen.
Mehr hat AMD soweit ich weiß im Bezug darauf nie verlautbaren lassen.
Ob der Dummy belichtet ist oder nicht, spielt doch keinerlei Rolle.
Verstehe daher nicht, was jetzt das Problem ist.
 
also ich frag mich eher was das ganze jetzt bringt? Gut man hat gezeigt das man einfach mal eine 1000 Euro CPU schrotten kann nur um jetzt klar zustellen das also doch mehr Dies drunter sind als AMD sagte... Was haben wir jetzt davon außer eine kaputte CPU?

Was darunter is kann uns doch total egal sein solange die CPU funktioniert wie sie angegeben wird können die von mir aus Chicken Nuggets reinklatschen.

Is ja nich so als hätten sie gesagt es wären 16 kerne aber nur 14 sind drin...
 
Es macht definitiv Sinn defekte und sonst nutzlose Zeppelin-Dies als Dummies zu wiederzuverwerten, anstatt sie einfach zu entsorgen.
 
Warum sind auch den Bildern im Artikel 2 Dies grün/blau und die die 2Dies bräunlich?

Liegt das an einer anderen Produktionslinie oder anderen Wafern?
Oder liegt das daran das die "dummie Dies" nicht mit den Leiterbahnen im PCB verbunden waren?

Kann es sein das mittlerweile defekte EPYC als Dummies verwerwendent werden?

Diese könnte man wegen dem Stepping ja auch nicht als (kleiner) Ryzen verwenden.
Da bei EPYC alle Speicherkanäle gebraucht werden könnte man teildefekte EPYC auch nicht in kleineren EPYC Varianten einsetzten oder?
 
oldmanhunting schrieb:
Soviel zum Thema gute Yield Raten. Jeder von den (Dummy) Chips könnte ja auch ein R3 werden, der verkauft werden kann aber anscheinend reicht es dazu dann auch nicht mehr.

Verrate mir mal wie du das machen willst wenn z.B. ein Teil der PCIe Controller, der integrierten Southbridge oder der Speichercontrller defekt ist. Das sind alles Teile die meines Wissens nach bei keinem Modell abgestuft werden.
 
Hägar Horrible schrieb:
Zu was ist also die "information" von 8auer gut, außer, dass er sich mal wieder ganz toll hervortun konnte? Genau, zu rein garnichts.
Wie wärs mit Interesse am Aufbau der CPUs?
Gegenfrage: Für was ist dein Account hier gut, außer das man deine langweiligen Posts lesen kann?
Lies es doch einfach nicht, wenn es dich nicht interessiert.

Interessant ist aber was für Trolle sich hier echauffieren AMD hätte gelogen bezüglich der Dummies, oder andere die aus diesem Umstand gleich die Yield herauslesen können. Die Spanne reicht dann von max. 50% bis fast 99%. :freaky:
 
Rock Lee schrieb:
Es steht Dir natürlich frei, so lang Threadripper zu kaufen und zu zerlegen, bis Du einen Dummy findest. Ich warte gespannt auf Deine Ergebnisse!
 
Zuletzt bearbeitet von einem Moderator:
Lustige Diskussion und lustige Art, 1000€ zu verbraten. Klar gibt's wieder Publicity, aber ein für Schlüsse/Erkenntnisse soll man jetzt funktional daraus ziehen? Klär mich mal bitte jemand auf, wenn ich's noch nicht verstanden habe.


Macht doch keinen Unterschied, was drinnen ist. :freaky:



Oder kommt jetzt bald ein Delid-Tool für TR? Ah nee, geht ja gar nicht, ist ja schon verlötet. :D
 
@ Rock Lee
Ich denke ja denn die Verkaufszahlen der Threadripper werden wohl nicht so hoch sein das sie den stetig anfallenden Ausschuss der laufenden Produktion übersteigen werden. Vermutlich ist sogar das Stepping egal, wodurch sowohl der Ausschuss der B1 als auch der der B2 Dies verwendet werden kann.
 
incurable schrieb:
Das ist die Folge der unterschiedlichen Beleuchtungswinkel im Foto.

falsch es liegt daran das jeder der vier Dies zu einem anderen Layer geschliffen wurde, was man wüsste wenn man das Video geschaut hätte.
 
IBISXI schrieb:
Warum sind auch den Bildern im Artikel 2 Dies grün/blau und die die 2Dies bräunlich?

Das liegt zum einen an der Art, wie das Bild aufgenommen wurde (Filter, Winkel, PostPro) und eine weitere mögliche Erklärung findet sich darin, dass die DIEs unterschiedlich abgeschliffen wurden.

Edit: Über mir war schneller!
 
poi schrieb:
Merkwürdige Begründung einer berechtigten Frage die mit "Ja" zu beantworten ist.

Auf dem 1900X sind zwei CCX mit je 4+0 aktiven Kernen am werkeln.

Du mienst wohl ehr zwei Dies mit je zwei CCX also insgesamt vier CCX.
Ein 1900X ist [(2+2)+(2+2)] aufgebaut.
Es gibt atm keinen Ryzen bei dem ein CCX koplett deaktiviert ist, auch ein Ryzen 3 1200 ist [(2+2)]
 
Für diejenigen, die es nicht verstehen oder sich fragen wieso, weshalb, warum:

Es geht hier einfach darum, aufzuzeigen, dass es belichtetes Silizium ist und nicht - wie die "Fachpresse" und einige namenhafte Tech-reviewer meinten - "leere" Heatspreader.

Davon gingen nämlich 90% der o.g. aus, als AMD den Begriff "Dummie" fallen lies.
Jetzt gibt es halt wieder Spekulationen ob, oder was an den DIE´s geht oder nicht.

AMD hätte auch einfach sagen können, es sind defekte DIE´s. Ist in der Tech-Welt normal und hätte niemanden gewundert.
 
WommU schrieb:
ziehen sich hoch daran, dass AMD diesbezüglich gelogen hätte.
Das AMD nicht so ganz korrekte Angaben macht, ist bei RYZEN normal, so hat z.B. der X370er Chipsatz 8 SATA Ports statt nur 4, wie AMD angibt und auch keine 4 PCIe 3.0 Lanes (beim externen Chipsatz!), aber vermutlich 2, zumindest scheint es so, da bei einem MSI X370er Board dort ein ASMedia USB 3.1 Gen 2 Controller dran zu hängen scheint. Nun heißt es die externen Chipsätze für AM4 haben keine PCIe 3.0 Lanes, der X399 soll aber 2 haben. Irgendwie schafft es AMD offenbar nicht die Details seiner Produkte korrekt zu kommunizieren.

rg88 schrieb:
Nein, die Aussage war "zu 99,x%" verwendbar.
Eben und als Abstandshalter zu dienen ist auch eine Verwendung, so wäre der Wert schon extrem hoch, zumal für so einen komplexen Chip aus einem noch recht neuen Fertigungsverfahren.
rg88 schrieb:
zum anderen passt AMDs Aussage, dass die besten Dice auf TR kommen sonst nicht.
Was dann auch wieder so eine Aussage ist die allenfalls für die beiden aktiven Dies stimmt, die beiden anderen kann man wohl kaum als die besten Dies bezeichnen :D

rg88 schrieb:
Ich denke eher, dass b2-chips exakt die selben sind wie b1 und nur eine Art "branding" bekommen, dass sie fuer server sind.
Und ich vermute, dass AMD beim B1 Stepping einen Fehler im RAM Controller hat, der diese nur mit UDIMM nutzbar gemacht hat. Bei der ersten Demo damals noch als Naples wurden nur 16GB DIMM verwendet und die Angaben auf den Folien auf Basis dieser Größe gemacht, die die maximale Kapazität für UDIMM ist:



Das ist natürlich für eine solcher Server CPU inakzeptabel, dies wusste auch AMD und hat das gefixt bevor EYPC auf den Markt gekommen ist und dafür musste eben das neue Stepping her. RYZEN sind Desktop-CPU, auch Threadripper gehört zur RYZEN Familie und wird als High-End Desktop vermarktet, RDIMM oder LRDIMM Unterstützung brauchen, werden diese weiter mit Dies des B1 Steppings versorgt. Entweder weil diese weiter produziert werden und nur eine Fertigungsanlage die neuen Masken hat, oder weil noch genug vorhanden sind oder es sind B2 Steppings die sich nur weiter als B1 ausgeben, immerhin wurde ja der Linux Bug bei RYZEN die ab KW25 gefertigt wurden auch gefixt. Dies könnte auch ein Bug gewesen sein der im B2 Stepping gefixt wurde, auch wenn das offiziell so nicht gesagt wird, aber das Thema Informationspolitik hatten wir ja schon.

Krautmaster schrieb:
Der Grund weshalb Intel auf Mesh Wechselt findet man kaum bei 4, 8 oder gar 12 Kernen auf einer Die. Das hat Langfrist Charakter. Gut Möglich dass das Mesh gar erst bei >16 Kernen gegenüber einem Ring in Vorteil ist
Irgendwo oberhalb von 10 Kernen soll die Zahl liegen ab der Mesh gegenüber dem Ringbus im Vorteil ist. Außerdem könnte ich mir vorstellen, dass Mesh dann auch bei MCM Vorteile bei der Verbindung mehrere Dies haben wird, da man so viele parallele Verbindungen zwischen den Dies schaffen kann. Irgendwann wird auch Intel auf MCM umsteigen, dies wird sich nicht vermeiden lassen.
Krautmaster schrieb:
auch AMD wird irgendwann nicht einfach 16 Die auf einen Interposer packen sondern die Anzahl der Kerne Pro Die erweitern.
Wenn ich mir die Abstände der Dies bei TR und EPYC ansehe, so dürfte AMD dort keine Interposer für die Verbindung verwenden, die wären in der Größe viel zu teuer. Wenn die Dies über Interposer verbunden werden, dann werden sie so eng wie möglich zusammen platziert.
Krautmaster schrieb:
wird dann interessant wie AMD das löst. 4CCX im Ring? ggf auch Mesh?
AMD hat sich schon darauf festgelegt die Infinity Fabric noch lange nutzen zu wollen, daher dürfte die auch weiterhin verwendet werden, auch bei 7nm CPUs die dann mehr als 8 Kerne pro Die haben werden. Die Frage wäre eher, ob man dann mehr als 4 Kerne pro CCX oder mehr CCX verwenden wird, ich würde eher letzeres vermuten.

Krautmaster schrieb:
Um dann genug TR liefern zu können kommen ggf gar absichtlich teil deaktivierte eigentlich gute Die zum Einsatz die dann zb auf 4/8 gestutzt werden - und die werden dann zb zusammen mit 2 absolut defekten verbaut.
Die Nachfrage nach solche mit weniger aktiven Kernen wird man eben kaum mit solche Dies befriedigen können die wirklich defekte Kerne haben, daher ist es einfach nicht zu vermeiden das absichtlich funktionsfähige Kerne deaktiviert werden. Dies ist bei der Strategie wohl kaum zu vermeiden, dürfte aber am Ende immer noch günstiger sein als unterschiedliche Masken für die CPUs mit unterschiedlich vielen Kernen zu bauen, die kosten nämlich richtig viel Geld.
 
Zuletzt bearbeitet: (Link zum Bild korrigiert)
happylol schrieb:
eher nicht weil, welchen sinn hätte dann Epyc

Naja, Epyc hat octa channel und 128 PCIe Lanes.
Es reicht schon 3 DIEs auf TR4 zu setzen mit nur 64 Lanes und quadchannel für 1500€ um Intel zu zerlegen, LGA2066 ist Tod bevor er überhaupt wirklich da war.

Es wundert mich auch nicht das das richtige DIEs sind, Zeppelin ist so absurd billig das es kein Sinn macht dafür eine extra Strecke für Dummys zu bauen.
So wie die Gerüchte überall sind hat GF wohl eine yield von ~90% bei Zeppelin bis funktionsfähigkeit zum einen R7 1700.
Wahrscheinlicher ist das man den TR4 IF-Träger beschnitten hat, den voll defekt DIEs sind wohl selbst nur für Threadripper zu wenige vorhanden.
 
Zuletzt bearbeitet von einem Moderator:
Zurück
Oben