es wäre zumindest logisch für AMD beim IO-Die nicht auf die völlig überbuchten Kapazitäten von TSMC oder Samsung zu gehen. Da macht 12LP+ auch völlig Sinn mit bis zu 40% weniger Verbrauch.
Aber macht es so viel Sinn für AMD nur für den letzten AM4 Refresh einen IO-Die zu entwickeln, den sie schon bei Zen4 wieder vergessen können (wegen DDR5)? Ich denke nicht. Daher wird mit ziemlicher Sicherheit kein 12LP+ Die im X570S oder den Zen3 Refresh/+ kommen.
Ich denke, was dann kommen wird, wird von den prognostizierten Kapazitäten von TSMC abhängen:
wenig EUV? -> Chance dass Zen3+ als 6NM-Testrun kommt ohne Area Reduction und alter IO-Die in 12LP. Zen 4 dann ebenfalls 6NM, aber mit Area Reduction und 12LP+ IO-Die
viel EUV? -> der 5000XT wird genauso wie 3000XT, AMD wird dann bei Zen4 auf 5nm EUV und 12LP+ IO-Die gehen.