News ASML/Imec: Forschung an 3-nm-Chips mit neuen EUV-Scannern

[ogdullum]

Ja nur die von ASML damit kann man aber noch nicht all zu viel anfangen 😁

Diese kolportierte Zahl gilt schon für die gesamte Anlage. Allerdings werden die 100 Mio schon seit ein paar Jahren genannt. Das dürfte mittlerweile sicher etwas höher liegen.

 

[crank6868]

Diese kolportierte Zahl gilt schon für die gesamte Anlage. Allerdings werden die 100 Mio schon seit ein paar Jahren genannt. Das dürfte mittlerweile sicher etwas höher liegen.

Und womit versorgst du die Anlage mit Strom? Die kannst nicht einfach mal an 400v dran hängen und freuer frei 😁✌🏻

 

[svencableguy]

@crank6868, womit schließt man die Würfel an? Schon Mittelspannung/20kV?

 

[BVZTIII]

Wäre die Fertigung in 3,5nm wäre sie sicher altbacken und müsste durch einen Adapter ersetzt werden ^^

Sorry, konnte nicht anders. Aber schön, in was für einem Tempo auf einmal wieder der Shrink Fahrt aufnimmt

 

[smalM]

Bleibt abzuwarten, wann erste Produkte erscheinen

Ende September 2022 der SoC A16 im dann aktuellen iPhone.
Das ist jedenfalls der Plan...

Von welcher ECHTEN Strukturegröße sprechen wir beim "3nm"?

In Bezug auf den Namen: Von gar keinen. Die Node-Bezeichnung bezog sich nämlich früher auf die Gatelänge bei planaren Transistoren. Nur die haben wir seit Einführung von FinFET nicht mehr und bei Gate-all-around ist dann der Bezug erst recht völlig verloren gegangen.
Grundsätzlich unterscheiden sich die Node-Bezeichnungen von Intel von denen der Foundries, bei allen sind es aber nur Namen ohne realen Bezug. Zuletzt übereingestimmt haben Name und Wirklichkeit so bei 180nm. Das war der Pentium III.
Zur Orientierung, wie die wahren Größen bei Transistoren so aussehen, mag dieser Artikel dienen.

Mit EUV sind deutlich weniger Prozessschritte nötig

Das gezeigte Bild gilt nur dann, wenn auch die Metal-1x-Layer mit EUV belichtet werden. Es wäre außerordentlich überraschend, wenn Samsung das jetzt schon hinbekommen hätte. Die Einsparungen sind aber auch in der ersten Phase ganz ordentlich, man kann mit 5 EUV-Belichtungen 15 DUV-Belichtungen ersetzen, die Strukturen sind Contacts und Vias. Schauen wir mal, was Samsung im Nachfolger des Exynos 9810 abliefern kann.

Intel benutzt für die 10-nm-Fertigung erweitertes Quad Patterning (SAQP), weshalb sie mit so vielen Problemen zu kämpfen haben.

SAQP benutzen die Foundries auch, das alleine ist es nicht.
Aber in den Transistorstrukturen muß Intel sogar auf Penta- und Hexa-Patterning gehen und sie benötigen SAQP auch für M1, da der Min. Metal Pitch da nur 36nm beträgt.
Aber daß das alleine Intels Problem ist, ist auch nur eine Vermutung. Da sind noch: Contact over active Gate, Single Diffusion Break und exzessiver Gebrauch von Cobalt für M0...
Alles Dinge, die die Foundries erst nach und nach einführen werden, bzw. lieber vermeiden wollen.

 

[Goodplayer]

Das gezeigte Bild gilt nur dann, wenn auch die Metal-1x-Layer mit EUV belichtet werden. Es wäre außerordentlich überraschend, wenn Samsung das jetzt schon hinbekommen hätte. Die Einsparungen sind aber auch in der ersten Phase ganz ordentlich, man kann mit 5 EUV-Belichtungen 15 DUV-Belichtungen ersetzen, die Strukturen sind Contacts und Vias. Schauen wir mal, was Samsung im Nachfolger des Exynos 9810 abliefern kann.

Samsung benutzt EUV auch noch nicht für alle Layer, das soll erst bei der nächsten Chip-Generation (und mit dem NXE:3400C von ASML) folgen. Wenn man sich die News der letzten Monate anschaut, scheint Samsung am weitesten mit EUV zu sein (bzw. wollen sie es so verkaufen):

Foundry: Samsung startet Produktion von 7-nm-Chips mit EUV
18.10.2018
https://www.computerbase.de/2018-10/foundry-samsung-produktion-7lpp-chips-euv/

Halbleiterfertigung: TSMC feiert tape-out des ersten EUV-Chips
4.10.2018
https://www.computerbase.de/2018-10/tsmc-euv-tape-out/

SAQP benutzen die Foundries auch, das alleine ist es nicht.
Aber in den Transistorstrukturen muß Intel sogar auf Penta- und Hexa-Patterning gehen und sie benötigen SAQP auch für M1, da der Min. Metal Pitch da nur 36nm beträgt.
Aber daß das alleine Intels Problem ist, ist auch nur eine Vermutung. Da sind noch: Contact over active Gate, Single Diffusion Break und exzessiver Gebrauch von Cobalt für M0...
Alles Dinge, die die Foundries erst nach und nach einführen werden, bzw. lieber vermeiden wollen.

Die Informationen zu SAQP sind von hier:

Denn die Chips können nur noch mit unzähligen Belichtungsschritten und zusätzlichen Eingriffen gefertigt werden, jeder Zwischenschritt ist dabei wieder anfällig für kleinste Fehler, sodass am Ende die Ausbeute darunter leiden kann. Exakt dieses Desaster erlebt Intel mit der 10-nm-Fertigung auf Basis von erweitertem Quad Patterning (SAQP) aktuell, die im Beispielbild von AMSL ziemlich exakt im Bereich der letzten Stufe regulärer Scanner arbeiten.

https://www.computerbase.de/2018-10/tsmc-euv-tape-out/

Aber ja, das wird nicht die einzige Ursache sein.

 

[smalM]

@Goodplayer
Samsung hat den 7LPP mit 36nm Min Metal Pitch und EUV-Belichtung auch für M1 und M2 spezifiziert. Die Grenze für SADP ist 40nm. Deshalb werden sie wohl entweder die Metal-1x-Layer mit Mordsaufwand ohne Pellicle in EUV belichten oder zum Start nicht unter 40nm gehen. Ich glaube nicht, daß sie dafür auf SAQP wechseln werden.
Die Grenze von SAQP liegt ja eigentlich bei 20nm, wovon alle noch weit weg sind. Weiß der Teufel, wie Intel es geschafft hat, stellenweise im FEOL Penta- und Hexa-Patterning einsetzen zu müssen!

Die Transistoren werden übrigens weder in Samsungs 7LPP noch in TSMCs CLN7+ in EUV belichtet. Höchst wahrscheinlich bleibt das auch bei 5nm noch so (Ausnahme: Cut-Mask für die Fins).

 

[ogdullum]

Und womit versorgst du die Anlage mit Strom? Die kannst nicht einfach mal an 400v dran hängen und freuer frei 😁✌🏻

Die RF Generatoren zur Versorgung der Laser sind Teil der Anlage. Wie die angeschlossen werden weiß ich allerdings nicht. Aber das kannst du ja wahrscheinlich hinter deinem Resonatorschaltschrank sehen.

 

[crank6868]

Die RF Generatoren zur Versorgung der Laser sind Teil der Anlage. Wie die angeschlossen werden weiß ich allerdings nicht. Aber das kannst du ja wahrscheinlich hinter deinem Resonatorschaltschrank sehen.

Ich bin nicht so der crack wenn es um Elektro geht. Habe mehr mit den Werkzeugmaschinen zu tun und mittlerweile auch gar nichts mehr mit den Lasern. Aber um mal von der Trumpf Homepage zu Zitieren: "Den Laserpuls für die Plasmaabstrahlung liefert ein von TRUMPF entwickeltes, pulsfähiges CO2-Lasersystem – der TRUMPF Laser Amplifier. Das Hochleistungslasersystem basiert auf der Technologie der CO2-Dauerstrichlaser im Leistungsbereich von über zehn Kilowatt. Er verstärkt einen CO2-Laserpuls mit wenigen Watt mittlerer Leistung in fünf Verstärkerstufen um mehr als das 10.000-fache auf mehrere 10 Kilowatt mittlere Pulsleistung. Die Pulsspitzenleistung beträgt dabei mehrere Megawatt"