raPid-81 schrieb:
FG - Erneut Jahre später, und fast genauso eingeschränkt wie Nvidias FG.
Jahre später? FG kam "Ende" 2022 auf den Markt, FMF "Ende" 2023. Das ist ein Jahr und keine Jahre. Sp fair wollen wir da mal sein.
raPid-81 schrieb:
FSR(2) - Kam Jahre später als Reaktion auf DLSS. FSR 1 ist ein spatialer Upscaler und qualitativ massiv unterlegen.
FSR kam 06.2021, FSR2 03.2022, DLSS 1 02.19 und DLSS 2 04.2020. Bei FSR würde ich mit "Jahre" konform gehen, bei FSR 2 als Antwort auf DLSS 2 mit 2 Jahren, knapp an der Kante.
raPid-81 schrieb:
Und diese RT Performance kostet Chipfläche
Die Chipfläche, die für RT drauf geht, kann man eigentlich fast vernachlässigen. Nvidia hat auch ihre Tensor-Kerne die Chipfläche kosten und auch andere Punkte.
Allgemein finde ich die Chipfläche an dieser Stelle nicht wirklich "gut", weil alleine auch die Packdichte eine Rolle spielt. Man kann auch bei N5 und N4 die Transistoren weniger oder eben dichter packen, je nach Anforderung auch an den Takt. RDNA 3 ist zum Beispiel - beides sind ja "N5"-Gen - mit 150.000.000 Transistoren sehr dicht gepackt, während Nvidia mit 125.000.000 deutlich weniger dicht packt.
Ich finde relevanter sind die Transistoren, die die Firmen dafür brauchen um ähnliche Leistung zu schaffen. und da zeigt sich dann, dass das alles garnicht so "einfach". Bei 4080 gegen 7900 XTX würde Nvidia das "Duell" gewinnen, hier stehen 45 mrd. gegen 57 mrd. Transitoren. Nimmt man die 7800 XTX gegen die 4070 stehten 28 mrd. gegen 35 mrd. und AMD schneidet ein Stück besser ab.
Selbst innerhalb von Nvidia ist das nicht wirklich "gesetzt", weil eine 4090 keine 70 % schneller ist, aber eben so viel mehr Transistoren benötigt.
Icke-ffm schrieb:
na das kann man sich leicht selbst ausrechnen.
sagen wir 1mm2 wafer fläche kosten 0,10USD
dann Kostet Nvidia
Deine Zahlen passen so nicht.
1. Es ist nicht relevant, was 1 mm² Waferfläche kostet, sondern wie viel der Wafer an sich kostet.
2. Die Wafer-Preise für 5nm liegen
"aktuell" bei TSMC wohl im Mittel bei 13500 $ (etwas weniger, aber das passt gerade).
3. Die 300 mm Wafer können nicht perfekt ausgenutzt werden, man hat Verschnitt-Fläche und muss die Ränder frei lassen.
Kann man berechnen, gibt Tools dafür.
AD102 hat 608,4 mm² und ist recht quadratisch 24,6 mm pro Kante. Sind also 90 Chips pro Wafer, bei 90 % Yield, kommen 81 Chips raus: 167 $. Natürlich wird Nvidia etwas weniger zahlen, aber TSMC hat die Preise gut angezogen in den letzten Jahren. Deswegen ist es ja auch so wichtig, dass Intels Pläne aufgehen.
TSMC hat 2022 75,9 mrd. $ Umsatz bei 34,1 mrd. $ Gewinn gemacht: 45 % Marge. Gewinn je Aktie 6,58 $, 1,40 $ als Dividen: 21 % werden Ausgeschüttet, TSMC steigert die Quote dieses Jahr sogar langsam auf 30 %.
Spricht, da geht viel Geld in die Tasche der Investoren.