Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsHalbleiterproduktion: Samsung plant mit 2 nm in 2025 und 1,4 nm bis 2027
Auf dem Samsung Foundry Forum 2022 hat der Auftragsfertiger seine ehrgeizigen Ziele bis ins Jahr 2027 definiert. Demnach steht die bei Samsung 2 nm genannte Fertigung noch immer für das Jahr 2025 im Plan, zwei Jahre später soll 1,4 nm folgen. Doch auch Kapazitätsausbau und Stacking hat Samsung im Blick.
Samsung x nm LP bzw. GAAE[arly] / A[dvanced] /P[lus] zu SF E / A / E. Dazu kommt wie bei TSMC X für X[Terme] 😅
SF steht für Samsung Foundry? SN für Samsung Node wäre wohl zu nah an TSMC…
Nach 3GAAE scheinen sich weitere GAA Nodes weiter von 2023 auf 2024 zu verschieben: SF3/GAA3 (gab es zuvor nicht - wurde das eingeschoben?) und SF3P/ GAA3P das auf GAAE folgen sollte kommt ziemlich spät.
Scheinbar haben nun wirklich alle Fabs Probleme mit den Zeitplänen und weiteren Reduzierungen in den Nodes. Aber Samsung kreiert ein Chaos wie Intel.
Interessant, mal sehen wie Samsung seine Fertigung weiter verändert um auf TSMC wieder aufzuschließen hoffentlich.
@Volker könntet ihr mal einen Artikel oder ne Info zu den Fertigungsstrukturen machen was sich so halbwegs dahinter verbirgt den die Strukturgröße ist es ja nicht mehr wirklich, da die Transistoren nicht mehr kleiner gemacht werden können seit einer weile,(meines Wissens nach) ist das noch ein Bezug auf die Leiterbahnabstände oder einfach so weiter verkleinert ich habe da nicht wirklich eine Ahnung so etwas Licht im Dunkel wär mal schön.
Es sei den ich bin der Einzige der da interesse daran hat.
Welche Kunden hat Samsung denn überhaupt noch? Alles namenhafte scheint ja eher zu TSMC zu gehen, inkl. Nvidia. Die haben sich wohl bei Samsung die Finger verbrannt?
Welche Kunden hat Samsung denn überhaupt noch? Alles namenhafte scheint ja eher zu TSMC zu gehen, inkl. Nvidia. Die haben sich wohl bei Samsung die Finger verbrannt?
Samsung wirft halt großspurig mit Zielen durch die Gegend, die sie nur selten halten können. Außerdem hinken die TSMC immer mindestens eine Strukturgröße hinterher. Nvidia war auch nur bei Ampere Samsung-Kunde, weil TSMC dank AMD keinerlei Kapazitäten hatte.
Welche Kunden hat Samsung denn überhaupt noch? Alles namenhafte scheint ja eher zu TSMC zu gehen, inkl. Nvidia. Die haben sich wohl bei Samsung die Finger verbrannt?
Bei diesen vollmundigen Ankündigungen bin ich ja etwas skeptisch.
Auf der anderen Seite ist durchaus zu hoffen, dass Samsung zu TSMC aufschließen kann und die Preise für die (End)Kunden nicht mehr allein durch TSMC bestimmt werden.
TSMC ist derzeit führend, dass "alle" dahin gehen ist aber nicht unbedingt gut (Preise, Verfügbarkeit und nicht zuletzt das kleine Problemchen mit China).
Davon abgesehen muss Samsung investieren wenn sie nicht abgehängt werden wollen und zukünftige Prozesse werden sicher nicht einfacher und daher noch teurer.
Ich hole es immer wieder gerne in Erinnerung:
Ein Kupferatom besitzt einen kovalenten Atomradius von ca. 130 Pikometern. Würde man also eine Leiterbahn mit 1,4 Nanometer Strukturbreite erzeugen, so hätten lediglich fünf Kupferatome nebeneinander Platz. Bei Silizium sieht es übrigens nicht viel anders aus.
Eigentlich ist das mit bloßem Verstand kaum noch vorstellbar, was der Mensch da baut.
Welche Kunden hat Samsung denn überhaupt noch? Alles namenhafte scheint ja eher zu TSMC zu gehen, inkl. Nvidia. Die haben sich wohl bei Samsung die Finger verbrannt?
Könnte mir vorstellen für Mid- / Low- Range und Produkte die nicht gerade im Fokus stehen ist Samsung weiter eine Option.
Aber ja nach 10nm kam man ins Straucheln.. Denke Samsung 14LPP und 8LPP laufen weiterhin gut. 7LPP läuft bei IBM und alten Qualcomm SoCs sowie vermutlich paar Minern/ASICS/FPGAs. 5LPE/LPP bei Google und Qualcomm. Aber die Volumen und Namen scheinen zu schwinden.
Mit SF3 und X-Cube 3D stacking sollte man aber nicht nochmals eine Bauchlandung hinlegen sonst wird es eng.
Ich denke, das interessiert viele. Am besten eine Auflistung aller Hersteller mit ihrer jeweils eigenen Definition in puncto
1) Abmessungen eines einzelnen Feldeffekt-Transistors (Höhe, Länge, Breite) in nm und somit auch die Fläche, die ein einzelner FET belegt.
2) Abmessungen der einzelnen Bestandteile eines Feldeffekt-Transistors (Gate, Drain, Source) in nm
Die Frage ist nur, kommt man an solche "Interna" so ohne weiteres ran?
Ergänzung ()
DJMadMax schrieb:
Ein Kupferatom besitzt einen kovalenten Atomradius von ca. 130 Pikometern. Würde man also eine Leiterbahn mit 1,4 Nanometer Strukturbreite erzeugen, so hätten lediglich fünf Kupferatome nebeneinander Platz.
Schon zu 22nm Zeit sagte ein Intel-Ingenieur, auf diesem Chip ist keine Struktur 22nm groß, heute sind diese Zahlen erst recht leere Marketingfloskeln. Mal Laienhaft gefragt: Warum einigt sich die Industrie nicht auf ein standardisiertes Design, beispielsweise einen ARM Chip als Referenz und gibt an, wie viele Transistoren man mit dem jeweiligen Prozess pro mm² unterbringt, das wäre doch viel aussagekräftiger und vergleichbarer, so sehe ich das als Laie, vielleicht können Foristen die da mehr Ahnung haben mal was dazu sagen.
Bin ja echt auf GAA gespannt. Das könnte mal wieder einen ordentlichen Schub in sachen Performance geben und den Verbrauch wieder etwas drücken.
Was gibt es eigentlich sonst noch am Horizont? Ich weiß dass IBM an optischen Transistoren arbeitet die ein vielfaches schneller sein sollen als elektronische, aber fertige Produkte scheinen da ja noch nicht in Sicht.
Gibt es da noch etwas was ich nicht auf dem Schirm habe?
Kann man nur hoffen, dass die an TSMC dran bleiben können.
Deren quasi Marktmonopolstellung zeigt sich schon bei den stark ansteigenden Preisen und der schlechten Verfügbarkeit der Produkte diverser Abnehmer.
Schade, dass Globalfoundries raus ist.
Das hat dem Markt nicht gut getan.
![-=[CrysiS]=-](https://pics.computerbase.de/forum/avatars/m/542/542401.jpg?1532349185){kind=avatar}
