So, ich weiß jetzt, woher die verdächtigen IOL / RTL Latencies kommen. Zur Erinnerung:
IO Compensation CHA: 21
IO Compensation CHB: 21
RTL Init CHA: 67
RTL Init CHB: 67
tRTL CHA D1R0: 64
tRTL CHB D1R0: 59
IOL Init CHA: 4
IOL Init CHB: 4
tIOL CHA: 14
tIOL CHB: 7
Anscheinend ist das Board bereits bei 3600 MHz schon etwas bockig mit CR1T. Denn stelle ich auf Command Rate 2T, beruhigen sich die Latencies sofort:
IO Compensation CHA: 21
IO Compensation CHB: 21
RTL Init CHA: 67
RTL Init CHB: 67
tRTL CHA D1R0: 59
tRTL CHB D1R0: 60
IOL Init CHA: 4
IOL Init CHB: 4
tIOL CHA: 7
tIOL CHB: 6
Denn wie z.B. hier geschrieben wird,
https://github.com/integralfx/MemTestHelper/blob/master/DDR4 OC Guide.md#finding-a-baseline
If you're on Intel, a quick way of knowing if you're unstable is to examine the RTLs and IOLs. Each group of RTLs and IOLs correspond to a channel. Within each group, there are 2 values which correspond to each DIMM.
As I have my sticks installed in channel A slot 2 and channel B slot 2, I need to look at D1 within each group of RTLs and IOLs.
RTLs should be no more than 2 apart and IOLs should be no more than 1 apart.
Auch Buildzoid berichtet davon, dass es ein schlechtes Zeichen ist, wenn die sich zu sehr unterscheiden, siehe
Mehr DRAM-Spannung verbessert die Situation mit den IOLs/RTLs bei CR1T leider nicht bei mir. Bin jetzt auf 2T und belasse es erstmal dabei.
Wollte das nur mal posten, denn es ist vielleicht weniger bekannt, dass die Latencies so ein Indikator für mögliche Probleme sein können.
Habe noch versucht, 3600 14-14-14-34 2T zum Laufen zu bekommen, trainiert er nicht (nur bis 1.4 V probiert). 15-15-15-35 2T trainiert er, wirft aber direkt einen Fehler in TM5 mit 1usmus config v3 (auch bei 15-16-16-35 2T noch). Also bin ich jetzt auf 16-16-16-36 2T, Latencies unbedenklich. tRTP konnte ich noch auf 8 senken. Woanders ist sicher auch noch etwas Spielraum.
Das Gute bei MSI ist, das Board rafft sich direkt wieder auf bei nicht erfolgreichem RAM-Training. So kann man die Limits gut ausloten ohne zuviel Zeitverlust (der kommt eher durch die Stabilitätstests).