News Intel-Roadmaps: Terminsuche für das Coffee Lake Refresh

[Krautmaster]

@Krautmaster Das darf man dann aber gerne im HEDT behalten, für den Mainstream sehe ich 16+ Kerne in naher Zukunft nicht.

ich auch nicht. Aber es ging bei der Aussage wie AMD das auf einer Die lösen wird eher um eine generelle Fragestellung, Denke für den Massenmarkt werden Intel wie AMD immer eine kleine Die vorhalten.

 

[R1ng0]

Es geht ja nicht um dein Heimwerkzeug sondern um große Datenbanken, Big Data, Virtualisierung. Es gibt viele Aufgaben die zb über lass es 16 Kerne skalieren, dann aber davon wieder 20 Aufgaben parallel gerechnet werden. Zb Datenbank Virtualisierung.

Das ist ja völlig klar. Ich sah das mehr aus der Mainstream-Perspektive und der Frage, was da noch spannendes kommen könnte.

 

[Krautmaster]

naja, 12 oder 16 Kerne wie für ne Zen 2 Die spekuliert sind vermutlich mit mehreren CCX oder größeren CCX ohne wirkliche Einbußen gut realisierbar. Hat Intel ja auch zügig mit nem Ringbus realisiert. Mesh setzt Intel eher mit hinblick auf Zukunft ein, also zb 50 und mehr Kernen / Die.
Dann ist Ring nicht mehr wirklich sinnvoll.

Es ist ein bisschen wie beim Straßenbau. Wie binde ich Wohnblöcke möglichst effizient an. Ein Schachbrett aus Einbahnstraßen, ein Ring wie um München? Wie breit die Autobahn usw...

Mesh scheint das worauf Intel setzt wenn es darum gehen soll ein quasi endlos skalierendes CPU Cluster zu entwickeln.

 

[slumpie]

Also entweder haben die Übertakter in der AMD-Altkleidersammlung gut zugeschlagen und sich die riesigen Projektionen selbst erstellt, oder

Da wurde gar nichts verheimlicht. Es war klar, dass die CPU mit Stickstoff gekühlt wurde um einen Rekord zu brechen und wurde auch so gezeigt. AMD hat nicht behauptet, dass jeder Käufer sich auf 5 GHz freuen könnte mit den üblichen Luft- oder Wasserkühlungen.

Es macht schon einen Unterschied, ob dies offen kommuniziert wird oder mal so unter der Decke ein Chiller steht und "vergessen" wird dies zu erwähnen.

 

[MK one]

. Hat Intel ja auch zügig mit nem Ringbus realisiert. Mesh setzt Intel eher mit hinblick auf Zukunft ein, also zb 50 und mehr Kernen / Die.
Dann ist Ring nicht mehr wirklich sinnvoll.

Es ist ein bisschen wie beim Straßenbau. Wie binde ich Wohnblöcke möglichst effizient an. Ein Schachbrett aus Einbahnstraßen, ein Ring wie um München? Wie breit die Autobahn usw...

Mesh scheint das worauf Intel setzt wenn es darum gehen soll ein quasi endlos skalierendes CPU Cluster zu entwickeln.

Intel setzt ab 10 Kernern bereits Mesh ein , weil Ringbus dafür nicht mehr ausgelegt ist und ein Nachfolger her mußte .... , Ringbus wird auch künftig bis 8 Kerne erhalten bleiben .

Man würde kein Mesh bei 10 Kernern einsetzen wenn Intel sich keinen Vorteil davon versprechen würde , sie haben die Grenze bei 10 Kernen gesetzt , mehr nicht , und nicht in Hinblick auf die Zukunft ...

 

[xexex]

Intel war es nicht

Das weißt du woher? Vermutlich hat jeder der Partner eine bekommen.

Um die Entwicklung von Systemen für immer kleinere Strukturen zu finanzieren, beteiligten sich 2012 drei der wichtigsten Kunden (Intel, TSMC und Samsung) an ASML und sicherten finanzielle Unterstützung der Entwicklung für die nächsten fünf Jahre zu.[4]
https://de.wikipedia.org/wiki/ASML

Die Aussage die du machtest war diese.

Intel ist erst auf EUV umgeschwenkt als andere schon erste Erfolge damit hatten , warum , glaubst du , gehörte Intel nicht zu ASML s ersten Kunden ? Antwort : weil sie glaubten ohne auszukommen bei 10 nm .....

Die Erklärung dafür wieso sie nicht auf EUV gesetzt haben, hatte ich dir bereits gegeben und mit Glauben hatte es nichts zu tun.

GF erhielt ihre erst 2017 glaub ich , was erklärt warum sie etwas hinterher hinken .

Auch wenn ich es bereits geschrieben habe. Weder TSMC noch GF und Intel auch nicht, nutzen EUV für ihre aktuellen Prozesse. Deine Aussage ist schon alleine aus diesem Grund nur Makulatur.
https://www.semiwiki.com/forum/content/7329-spie-advanced-lithography-2018-euv-status.html
https://www.semiwiki.com/forum/content/7433-intel-10nm-yield-issues.html

Der einzige Hersteller der derzeit EUV einsetzt ist Samsung.

An 5nm in der Massenfertigung brauchen wir derzeit noch nicht zu denken und an 3nm (7nm bei Intel) erst recht nicht.
https://www.eetimes.com/document.asp?doc_id=1332860

 

[Banned]

Man würde kein Mesh bei 10 Kernern einsetzen wenn Intel sich keinen Vorteil davon versprechen würde , sie haben die Grenze bei 10 Kernen gesetzt , mehr nicht , und nicht in Hinblick auf die Zukunft ...

Der 7820X hat doch auch Mesh und der 6950X hat doch Ringbus.

Wo hat da Intel jetzt die Grenze bei 10 Kernen gesetzt. Mehr als bald acht gab es doch noch nie im Mainstream.

Bei SLX wäre es ja auch wahrscheinlich sehr unwirtschaftlich bis unmöglich, da bis zu acht Kernen Ringbus zu nutzen. Ist halt eine Architektur und der Ausschuss der höheren Modelle wird teils zu den niedrigeren.

 

[Krautmaster]

man hat keine Grenze bei 10k gesetzt aber da alle SLX den quasi gleichen Kernaufbau haben und man nicht mit ner 18C Die starten wollte hat die kleine auch Mesh, logisch.
Vermutlich kann man auch 32 Kerne noch mit Ring oÄ realisieren und hat kaum Nachteile, aber wie schon gesagt, langfristig rechnet man eher mit 50 -100 und mehr Kernen.

@ 7nm
was TSMCs 7nm Prozess an Ghz leisten kann steht in den Sternen. Mit ner entsprechend auf Takt ausgelegten Schaltung ggf auch 7 Ghz, sagt nur nix aus was real bei ner CPU mit "ZenKernen"Aufbau geht.

Ich hoffe auch auf 5 Ghz und mehr. Aber ich hab auch gehofft das Vega was reißt.

 

[MK one]

man hat keine Grenze bei 10k gesetzt aber da alle SLX den quasi gleichen Kernaufbau haben und man nicht mit ner 18C Die starten wollte hat die kleine auch Mesh, logisch.
Vermutlich kann man auch 32 Kerne noch mit Ring oÄ realisieren und hat kaum Nachteile, aber wie schon gesagt, langfristig rechnet man eher mit 50 -100 und mehr Kernen.

@ 7nm
was TSMCs 7nm Prozess an Ghz leisten kann steht in den Sternen. Mit ner entsprechend auf Takt ausgelegten Schaltung ggf auch 7 Ghz, sagt nur nix aus was real bei ner CPU mit "ZenKernen"Aufbau geht.

Ich hoffe auch auf 5 Ghz und mehr. Aber ich hab auch gehofft das Vega was reißt.

also das halte ich wirklich für blanken Unsinn , die derzeitigen Syklake Die s gehen nur bis 28 Kerne - warum hätte Intel denn Mesh eingeführt wenn Ringbus bis 32 Kerne auch ohne große Nachteile ausgereicht hätte ?

@Banned
ja , der 6950 hatte noch Ringbus , irgend etwas wird Intel schon zum Wechsel bewogen haben .... , schließlich ist Intel in den vergangenen Jahren seit 2010 nicht grade durch Innovationsfreude aufgefallen ... , nicht wahr ?

https://www.heise.de/newsticker/meldung/Intel-Skylake-SP-Mesh-statt-Ringbus-3742898.html
Es soll bei größeren Kernzahlen besser skalieren, höhere Bandbreiten und niedrigere Latenzen ermöglichen und zudem auch energieeffizienter sein. Diese Mesh-Technik konnte Intel beim Xeon Phi schon bis hin zu 72 Kernen erproben.
Mit dem vor sechs Jahren herausgekommenen Sandy Bridge (4 bis 8 Kerne) begann Intel, einen Ringbus zur On-Chip-Kommunikation einzuführen. Mit Ivy-Bridge (4 bis 15 Kerne) wurde das Konzept beim größeren Xeon auf zwei Bussysteme erweitert, die über einen dritten Ringbus verbunden sind. Haswell- (4 bis 18 Kerne) und Broadwell-Xeon (4 bis 24 Kerne) verwenden zwei Ringbus-Systeme, die über zwei Brücken verbunden sind.

Die Wahrheit ist , ein Ringbus bis 8-10 Kerne , darüber 2 Bussyteme , verbunden durch Brücken , 32 Kerne , wieviel Ringbussysteme sollen das sein ? Drei ?

 

[Hill Ridge]

Ein 12er CCX ist sogar durchaus realistisch...

Das CCX von 4 auf 12 Kerne zu erhöhen kann man wohl zu 100% ausschließen.

 

[Krautmaster]

@MK one

dir is schon klar das Broadwell-EX 24 Kerne hat bei Ring. Meinste 4 mehr hätten den Unterschied gemacht?
Ring wird da zunehmend schlechter klar, aber der Nachfolger, also Skylake X war eben von Anfang an auf Mesh ausgelegt.

Gut möglich dass der Grundaufbau da schon stand bevor man überhaupt wusste wie viele Kerne später auf einer Die landen. An Skylake X mt dem Mesh und AVX512 wurde sicher von viele Jahre gearbeitet. Vermutlich ging man da ursprünglich schon von 10nm aus und mehr als 28C / Die.

Die Entscheidung mit Skylake X auf Mesh zu gehen dürfte um 2010-2014 gefallen sein.

 

[MK one]

dir is schon klar das Broadwell-EX 24 Kerne hat bei Ring.

mit einem Ring Bus ?
Broadwell-Xeon (4 bis 24 Kerne) verwenden zwei Ringbus-Systeme, die über zwei Brücken verbunden sind.
stand im Text von heise .... , den ich übrigens im Post weiter oben reinkopiert hatte ...

 

[Krautmaster]

bleibt trotzdem Ring und kein Mesh.

 

[MK one]

https://en.wikichip.org/wiki/intel/mesh_interconnect_architecture

Since the late 2000s, Intel has used a ring interconnect architecture in order to interconnect multiple physical cores together efficiently. Throughout the 2010s as the number of cores on Intel's high-end models continue to increase, the ring reached fairly problematic scaling issues, particularly in the area of bandwidth and latency. To significant mitigate those bottlenecks, Intel introduced a new mesh interconnect architecture which implemented a mesh networking topology in order to reduce the latency between nodes and increase the bandwidth.

Intel has been experimenting with mesh topologies for a very long time in their research projects. For example, the 80 many-core Polaris processor from 2007 featured a mesh interconnect architecture with a 5-port router on each tile. Polaris was the very first research chip in the area of teraFLOP computing which eventually resulted in the Xeon Phi family of commercial processors. In June 2016, Intel launched new Xeon Phi MIC microprocessors based on Knights Landing which was Intel's first commercialized microarchitecture to implement the new interconnect architecture. In mid-2017 Intel launched the Skylake server microarchitecture which featured also featured the mesh interconnect. This microarchitecture is found in their server (Xeon Scalable) microprocessors and the Core i7 and Core i9 HEDT parts.

ist ja nicht so als wäre Mesh wirklich was neues .... ( hätte mich auch stark gewundert ... )

 

[Krautmaster]

wieso wer behauptet dass es was neues wäre? Intel hat ja erst mit Phi usw da Erfahrung mit gesammelt.

Es ging um deine Aussage

Man würde kein Mesh bei 10 Kernern einsetzen wenn Intel sich keinen Vorteil davon versprechen würde , sie haben die Grenze bei 10 Kernen gesetzt , mehr nicht , und nicht in Hinblick auf die Zukunft ...

bei 10 Kernen hat der Ring durchaus noch Vorteile, Broadwell EP ist ja nicht schlecht aufgestellt gegen SLX. Das Mesh zahlt sich natürlich erst mit weit mehr Kernen aus wo dann der Ring, wie du richtig sagst, zunehmend einbricht.

Bin auch bei dir dass man bei den Consumer CPU vorerst bei Ring bleiben wird. Das ist erprobt. Mesh an X86 aka SLX braucht sicher noch ein paar Iterationen bis es ausreifter ist. Bei SLX dürfte ein gehöriger Anteil des Verbrauches aufs Mesh rück-zuführen sein. Auch taktet es nicht wirklich hoch.
Mesh OC bringt da genau wie bei AMDs IF deutlich was, gerade was Latenzen zum Ram angeht.

Wie ich schon sagte. Mesh is was für die Zukunft. Aktuell halte ich es für sehr wahrscheinlich dass ein 28C SLX mit "Ring" also zb 2x14 statt 2x12 Kernen wie bei Broadwell EX sicher noch sehr konkurrenzfähig, ggf sogar leicht besser als SLX oder effizienter.

Siehe auch Ring vs Mesh hier
https://linustechtips.com/main/topi...-have-higher-latency-compared-to-broadwell-e/

Mittels hohem Mesh Takt und Ram Takt + Subtimings kommt man aber auf gast 50ns runter.

 

[xexex]

Bei SLX dürfte ein gehöriger Anteil des Verbrauches aufs Mesh rück-zuführen sein.

Wobei einer der Gründe für Mesh, der geringere Verbrauch im Vergleich zum Ring sein soll.

As mentioned, this is a 2014 paper, and shows simulation data on an 8x8 grid of cores, where this design is both lower power and smaller area than a generic mesh design or competing designs. There were some areas where the generic design had marginally better latency, but the power conservation numbers (due to the wiring reduction and an aggressive power gating scheme to disable certain parts for up to 99% less power use) makes it a more attractive option (especially in multi-core CPUs). Intel was doing simulation work in early 2014 (which means 2013), and the paper mentions that they were in the process of putting these ideas into silicon. It wouldn’t be too far-fetched to consider that this is what we are seeing today.
https://www.anandtech.com/show/1155...-core-i9-7900x-i7-7820x-and-i7-7800x-tested/5

EDIT: Hier noch ein interessanter Artikel zu Mesh vs Ring aus professioneller Sicht.

https://www.nextplatform.com/2017/08/04/drilling-xeon-skylake-architecture/

 

[R1ng0]

Siehe auch Ring vs Mesh hier
https://linustechtips.com/main/topi...-have-higher-latency-compared-to-broadwell-e/

Geht doch nichts über Fakten.
Schade, dass Threadripper nicht dabei ist.

 

[aivazi]

Das CCX von 4 auf 12 Kerne zu erhöhen kann man wohl zu 100% ausschließen.

Dann eben 6 Sorry für den Logikfehler^^

 

[Krautmaster]

@xexex

Top Artikel, danke dafür

“What this architecture does is remove any of the bottlenecks and choke points that we would have had otherwise, and it gives us a much more scalable and modular way to keep extending the architecture going forward,” Kumar explains. “This mesh puts us on a different foundation, and it is a significant change to the architecture and the overall organization of the chip.”
This begs the question as to why Intel chose to do rings, and then interconnected rings, in the first place. With the Nehalem through Sandy Bridge chips, a ring worked just fine and a mesh was not needed, but somewhere around Ivy Bridge Intel did in fact debate going to a mesh, and we think the company decided to test it out on Knights Landing first to work out the architectural issues, and that is what HPC is precisely for. To test out ideas before they get to the wider adoption in the enterprise.

Denke Icelake bekommt nen kleinen Teil der Änderungen ab. Mal sehen ob sie da auch gen Mesh gehen (im Consumer Markt)

 

[Hopsekäse]

...
Man würde kein Mesh bei 10 Kernern einsetzen wenn Intel sich keinen Vorteil davon versprechen würde , sie haben die Grenze bei 10 Kernen gesetzt , mehr nicht , und nicht in Hinblick auf die Zukunft ...

Sie haben die Grenze gar nicht gesetzt. Mesh gibt es bei Xeon SP aller Größen, damit sich Xeon SP untereinander nicht signifikant unterscheiden, auch wenn für niedrigere Kernzahlen der Ringbus noch gereicht hätte oder gar besser gewesen wäre.
Das Mesh wurde durchaus für sehr hohe, künftig noch höhere Kernzahlen eingeführt.

Da es damals keinen Druck gab, hat Intel für den Mainstream keine größeren Ringbusse aufgelegt und für HEDT wie immer die Xeon-SP-Chips verwendet.

Was mit dem Desktop-Bereich kommt, ist ja abzusehen. Ob man die angeblichen 12-16 Kerne im Mainstream von AMD mitgeht... keine Ahnung. Sinnvoll ist es mMn erstmal nicht.
Interessant wird HEDT. Wenn man da den Kampf richtig annimmt, dann würde man dafür extra Chips mit Ringbus auflegen. Wenn aber zu erwarten ist, dass auch da AMD zeitnah die Kernzahlen hoch schiebt, dann kann man auch gleich beim Mesh bleiben, weil man dann auch bald wieder bei den Kernzahlen ist, für die es besser ist.
Die spannende Frage wird sein, ob man den vermuteten Kernwahn von AMD mitgeht oder die Eier hat weiterhin, zu weniger Kernen zu stehen und dafür andere Verbesserungen einzuführen.