Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsIntel Sapphire Rapids: Architektur und Aufbau der Next-Gen-Xeon-CPUs
Alder Lake ist das große Ding für Notebook, im Server wird Sapphire Rapids aber noch wichtiger. Intel offenbart weitere Details die zeigen, dass es sich für den Konzern vermutlich wirklich um das wichtigste Projekt handelt. Denn hier steht für die Zukunft viel auf dem Spiel.
Zur Geltung kommen im Profi-Bereich aber die Features, die im Desktop und Notebook zwar interessant sind, aber vor allem zu Beginn kaum Relevanz haben dürften. AMX ist hier ein Beispiel, aber auch integrierte Technologien, die sich mehr um die Ansteuerung der einzelnen Kerne und Overhead in gewissen Szenarien kümmern.
Da bin ich echt gespannt wie sich das dann "anfühlen" wird. Ich finde es Schwierig für die verschiedensten Anwendungsfälle die Richtige Combo zu entwerfen.
Das es nicht nur um Kerne geht weiß AMD doch. Deswegen haben Sie doch unter anderem so viele PCIe-Lanes und das dickere Speicherinterface (im Vergleich mit aktuell kaufbaren Intel-CPUs). Nur hat AMD halt beides. Kerne & das Drumherum 😅
Oha, da scheint jemand richtig Angst bezüglich Marktanteile zu haben . So viele Neuerungen in einer Architektur sind überfällig - jedoch unter Umständen eine harte Wand gegen die AMD im HPC / Serverbereich rennen könnte.
Bin gespannt ob bzw. wann AMD die neuen Erweiterungen übernehmen darf und kann (für Zen 4 ist der Zug abgefahren, bei Zen 5 vermutlich auch schon - und das nur aus technischer bzw. Projektsicht).
Dieses Tempo beim Fortschritt darf gerne beibehalten werden, die Zeit von Sandy Bridge bis Zen 1 war mehr bemerkenswert unauffällig.
Ich bin sehr gespannt auf die HBM-Unterstützung. HBM 2E liegt bei 460 GB/s pro Stack. Wenn ich die Grafik richtig interpretiere, sollen bis zu vier Stacks unterstützt werden.
Acht Channel DDR5-8400 liegen auch schon bei 537,6 GB/s. Das wird ein richtiges Speichermonster.
Sehe ich das richtig auf diesem Bild, dass Intel effektiv zwei gespiegelte Versionen der Tiles fertigt bzw. wegen der Position der EMIBs zwei gespiegelte Versionen der Tiles fertigen muss?
Das wird sehr spannend, liest ja schon vielversprechend... wird Zeit dass auch bei Intel Multi-Chip Designs Einzug halten. Bin gespannt wie gut die Kommunikation funktioniert.
Aber: das dauert ja noch ewig. Mindestens 1 Jahr (Zeitpläne waren zuletzt nicht Intels Stärke)... Das riecht ja schon wieder danach dass man die Leute vom Kauf der Konkurrenz abhalten will. Naja, warten wir es ab, AMD kann ja eh kaum liefern.
Was mir auch bei den Intel infos zu einem “neuen“ CPU Design fehlt:
Wie steht Intel hier nun bzgl Spectre und Meltdown da?
AMD hat bei Zen3 dazu zumindest was geschrieben.
Sehe ich das richtig auf diesem Bild, dass Intel effektiv zwei gespiegelte Versionen der Tiles fertigt bzw. wegen der Position der EMIBs zwei gespiegelte Versionen der Tiles fertigen muss?
Das ist doch vollkommen irrelevant rein vom wirtschaftlichen Aspekt. Die yield steigt durch die kleinere Fläche der Tiles. Da man eh immer die gleichen braucht und Defekte Die beide gleichermaßen betrifft ist das einzige was kostet die 2. Maske, und Masken kosten Intel quasi nichts wenn man sich die Unmenge an Ausbauen anschaut.
Intel setzt auf ein Konzept ohne IO Die. Mal sehen wie das ausgeht. Wenn sich die Tiles hier im Mesh quasi noch weiter skalieren lassen durchaus interessant. Man muss aber auch sagen dass die Tiles sehr groß sind.
Mal sehen ob und wie und wann Zen 4 und SR auch iwi ins HEDT wandern...
Artikel-Update: Zur Eröffnung von Hot Chips 33 hat Intel am Sonntag weitere kleine Einblicke in Sapphire Rapids in Bezug auf das Packaging gegeben. Demnach sind zehn EMIB-Verbindungselemente unter den einzelnen Chips in einem normalen Modell zu finden, kommt HBM hinzu, werden es insgesamt 14 – und das auf deutlich größerem Package. Die Angaben garniert Intel mit einigen Zahlen, die die Vorteile des Tile-Ansatzes untermauern: Die CPU-Kerne sind zusammen nur 400 Quadratmillimeter groß, das ganze Package für die Variante ohne HBM etwas kleiner. Weitere Details zum Intel-Packaging und auch Sapphire Rapids von der Hot Chips 33 gibt es im Laufe der kommenden beiden Tage.
[Bilder: Zum Betrachten bitte den Artikel aufrufen.]
Man kann sich gegen eine Gebühr für die Hot Chip 33 registrieren lassen und die Präsentationen live anschauen und auch Fragen einreichen: https://hotchips.org/
In der Regel dauert es einige Monate bis die aufgenommen Videos auf YouTube hochgestellt werden, es ist praktisch eine zeitlich beschränkte Paywall, wenn einen nur die Videos interessieren: https://www.youtube.com/user/hotchipsvideos/videos
Viele Unternehmen stellen aber nach der Hot-Chips-Präsentation ihre Folien online, wo sie dann allgemein für jeden verfügbar sind.
Falls nicht, gibt es die Fachpresse die davon berichtet.
