Taxxor schrieb:
Vielleicht falsch ausgedrückt, ich beziehe mich damit auf das Chiplet Design, welches doch auch bei der Frage nach den Taktraten Relevanz haben kann.
Die Taktraten vom I/O und Kernen kann man damit besser als vorher trennen, aber die sind ja sowieso schon getrennt, nur der Takt vom RAM Controller und der IF hängen bisher fest zusammen, warum auch immer, beiden haben aber keinen Einfluss auf die Taktraten der Kerne. Wieso sollte also der Takt der Kerne besser werden, wenn man diese in getrennten Chips unterbringt?
Vermutlich war dies bei den RYZEN auch gar nicht unbedingt geplant, denn es erhöht nur die Kosten und man hätte für die Fertigung bei GF sowieso eigene Marken gebraucht, die dann den I/O Controller und vielleicht 3 CCX enthalten hätten, was die Kosten gesenkt hätte. Nun muss man aber die Chiplets nehmen die von TSMC kommen und für Rome gedacht waren, also übernimmt man dann auch das Konzept mit einem getrennten I/O Chip, spart sich das Design und die neuen Marken die bei 7nm nicht billig sind und kann weiter bei GF Chips abnehmen, worüber es ja auch langfristige Vereinbarungen gibt.
Taxxor schrieb:
2020 steht bei AMD/TSMC ja auch schon 7nm+ an.
Die 2. Generation des 7nm Prozesses (7FF+) von TSMC hat zwar
laut Anandtech 10% Vorteil bei der Leistungsaufnahme und ~17% bei der Fläche, aber keine bei der Performance, die soll beim 5FF wieder steigen, um 15%.
Taxxor schrieb:
Mit 4,6GHz und +10% IPC würde man mit diesen gleichziehen, zu wenig für eine neue Generation, eine 10% Steigerung zum Vorgänger sollte da schon drin sein.
Gleichziehen würde man nicht, sondern eben ein klein wenig besser sein, aber eben keine 10% und vielleicht wartet Intel bis 4,7 oder 4,8GHz möglich sind, vielleicht schafft man auch 15% mehr IPC, aber 10% Steigerung zum Vorgängern werden immer schwerer zu erreichen sein. Für diejenigen für die sich der Wechsel erst dann lohnt, wird es dann bedeuten das sie öfter mal eine oder zwei Generation überspringen können.
Taxxor schrieb:
Auf mehr Kerne kann man gehen(wobei das mit der aktuellen Architektur auch schwierig wird)
Wieso sollte "das mit der aktuellen Architektur auch schwierig" werden? Dafür sehe ich wirklich keinen Grund, mit dem Wechseln auf einen Doppelringbus kann man die interne Latenz senken und zugleich die Bandbreite der Verbindung zwischen den Kernen verdoppeln. Die
Broadwell-EP waren auch genauso aufgebaut und bei HCC waren 12 Kerne an jedem Doppelring, welches Detail der Architektur sollte also Probleme bereiten?
Taxxor schrieb:
damit gewinnt man dann aber bei den Spielern nix, wo der 9900K noch speziell mit beworben wurde.
AMD wirbt bei Threadripper auch mit:
Dem Marketing fällt immer was ein, auch wenn vielen Kerne den Spielen nichts bringen. Aber damit die Performance bei Spielen nicht leidet, muss eben die Per Core Performance mindestens so gut wie beim Vorgänger sein, die CPU also bei Last auf einen, zwei, drei etc. Kernen immer mindestens so gut performen wie der Vorgängern, möglichst natürlich noch etwas besser.
Taxxor schrieb:
Und die Kosten schießen wegen dem monolitischen Design bei mehr Kernen noch weiter in die Höhe.
Das ist ein Problem und ich sehe bei Intel mittel- bis langfristig ein Design bei dem mehrere Dies über Mesh und EMIB miteinander verbunden sind. EMIB bietet sich mit den der Möglichkeit viele Verbindungen zu ziehen an und die Dies über das Mesh Gitter zu verbinden, erfordert viele Verbindungen, vermeiden aber die Nachteile wie sie bei AMD derzeit vorhanden und vor allem bei TR deutlich zu sehen sind, nämlich die hohe Latenz zwischen den Kernen auf unterschiedlichen Dies. Nur scheint derzeit die Latenz des Mesh bei Last auf wenigen Kernen nicht so gut wie bei Ringbus zu sein und die Kosten für EMIB sind zwar geringer als für einen klassischen Interposer, aber auch nicht so gering.
Taxxor schrieb:
bzw. sie nicht glauben, dass die Kosten für den 7nm Prozess die Einnahmen durch die doch recht geringen Kapazitäten von GF rechtfertigen.
Nur wussten sie ja vorher wie hoch die Investitionen sein werden und welche potentiellen Kunden sie haben, nämlich mal AMD (zumindest für die Desktop CPUs) und IBM, die beiden Firmen die je ihre Fabs bei GF eingebracht haben.
Taxxor schrieb:
Darüber, dass sie technische Probleme mit dem Prozess hatten, gibt es keine Aussagen, offiziell lief der Prozess bis zuletzt nach Plan, also ist das eine reine Mutmaßung.
Hätten sie keine Probleme mit dem Prozess, wäre der nicht auf Eis gelegt worden, denn die ursprünglich eingeplanten Kosten wurden ja von den Investoren abgesengt und die Mittel dürften schon aufgebraucht sein. Die Investoren weigern sich nun zusätzliches Geld zu bewilligen und dies dürfte eben nötig sein, weil man Probleme hat und daher mehr Geld braucht, vermutlich mit ungewissem Ausgang ob das Ergebnis überhaupt erricht wird, nämlich ein 7nm Prozess für sehr hoch taktende Chips. Für die moderat getakteten Chips bieten Samsung und TSMC schon Lösungen an. Intel soll ja gerüchteweise die Größen der Struktur des 10nm Prozesses schon vergrößern und näher an denen des 14nm Prozesses als den ursprünglich geplanten Werte sein. Es kann schlicht und einfach sein, dass diese kleinen Prozessstrukturen gar keine hohen Taktraten mehr erlauben. Bei NANDs ist man ja beim Schritt unter die 20nm auch auf Probleme gestoßen die es vorher nicht gab und unter 14nm wären die Abstände und Größen der Zellen zu klein gewesen, da hätte man keine NANDs mehr bauen können. Es gibt eben Grenzen und bei NAND war der Weg in die dritte Dimension die Lösung des Problems.
Das Problem der Kosten dürfte übrigens auch ein Punkt sein wenn es darum geht ob TSMC sich an eine Entwicklung eines 7nm Prozesses für hochtaktende (4 bis 5GHz+) Chips macht, denn auch die haben ja nur recht wenige potentielle Kunden dafür, die meisten der Kunden ihres 7nm Prozesses brauchen keine hohen Taktraten, sondern Effizienz bei moderaten Takten im Bereich von etwas unter 2GHz bis so 3GHz, eben den Taktraten mit denen GPUs, ARM SoCs und auch die Server CPUs, egal ob vom AMD oder auf ARM Basis, arbeiten. Außer AMD für die Desktop CPUs und IBM gibt es keinen potentiellen Kunden für solche Prozesse, da Oracle SPARC offenbar nicht weiterentwickeln wird.
Sollte TSMC also wirklich Chiplets für AMD fertigen mit denen diese CPU mit über 5GHz Boosttakt bauen könnten, wäre dies ein Schlag ins Gesicht der Entwickler der Fertigungsprozesse bei GF und Intel gleichermaßen.