Ned Flanders schrieb:
Schon, aber was im Server Bereich Vorteile hat (alle Kerne haben den gleichen Weg zum RAM), kann im Mainstream auch Nachteile haben (Latenz). Aktuell ist Ryzens größtes "Performanceproblem" wenn man es so nennen kann, die hohe Latenz zum RAM. [..] Wenn die jetzt den IMC wieder auslagern, sprich über einen Die zu Die hop ankoppeln, dann sinkt die Latenz sicherlich nicht, es sei denn Infinityfabric 2.0 geht ab wie Schmids Katze, oder das ganze bekommt einen aktiven interposer.
Den Teil verstehe ich nicht. Was beim Threadripper (gegenüber dem Epyc) ein Problem war, wird nach meinen Verständnis elegant durch das I/O-Die gelöst. Bei Threadripper waren einige IMCs auf den 8-Core-Blöcke deaktiviert, weshalb diese die IMCs der anderen Blöcke nutzen mussten. Dadurch entstehen die Latenzprobleme.
Gäbe es nun nur noch den I/O-Die in der Mitte, ist es irrelevant wie viele Chiplets damit verbunden sind. Jeder Chiplet wäre gleich "weit" verbunden. Ob der I/O-Die dann eine 2, 4, 6 oder 8 Channel Anbindung an den RAM hat, ist unerheblich.
Insofern finde ich den Gedanken schlüssig, dass AMD hier das Konzept übernimmt und so I/O Dies wiederverwendet. Es impliziert natürlich, dass AMD höher als 8 Kerne im Mainstreambereich gehen wird. Denn ob ein einzelner Chiplet an einem I/O-Die dann doch eher Nachteile hätte, kann ich nicht einschätzen.
Das ein schneller Speicher durch das indirekte Übertakten der Infinity-Fabric Nachteile des Konzepts ausgleicht, gilt für Ryzen bis Epyc auf gleiche Weise. Nur der Threadripper hat aufgrund der deaktivierten IMCs auf einigen Cores ein spezifisch eigenes Problem.
(Disclaimer: Meine Verständnis kann durchaus falsch/unvollständig sein. Dann korrigiert mich.)
Edit: Vielleicht produziert AMD dann nicht nur 8-Kern Chiplets, sondern auch 4-Kern Chiplets. So würde ein I/O-Die noch mehr Sinn machen, bspw. bei einem 12 Kern Ryzen.