Schnitz schrieb:
Da sieht man den Anfang der Verdrängung des CISC-Designs.
Reine CISC-Designs gibt es seit Jahrzehnten nicht mehr in der x86-Welt. Ab dem Pentium Pro (1995) hat Intel einen Decoder von CISC-Befehlen eingesetzt, der diese nach RISC umwandelt.
Und selbst AMD war - der K5 kam verspätet - bereits 1 Jahr später damit soweit, dass intern ein RISC-Prozessor arbeitete, der mit einem Decoder gefüttert wurde.
Hier von einer Verdrängung zu reden ist also schon reichlich weit hergeholt, die hat nämlich schon statt gefunden. Ob die Befehle in Assembler nun RISC oder CISC sind, ist da ehrlich gesagt egal.
Schnitz schrieb:
ARMs Zukunft ist dennoch alles andere als rosig, denn RISC-V wird nach Spectre und Co. die Zukunft gehören
Und dass ist freundlich ausgedrückt, eine sehr gewagte These. Die Probleme liegen nämlich nicht in der Befehlsarchitektur, sondern in deren Verarbeitung. ...
Schnitz schrieb:
denn wie alles Quelloffene wird man hier mehr Reviewer haben, eine gemischte Gemengelage (Also kein Player mehr wie Intel "Leistung vor Sicherheit") und Lizenzkosten wollen eh alle sparen.
Sobald RISC-V-Prozessoren von Firmen entworfen werden, die spekulative Ausführung unterstützen oder SMT, kann selbst ein RISC-V-Design für Meltdown und Spectre und deren Derivaten anfällig sein.
Zudem solltest du dich etwas mit RISC-V beschäftigen, allgemein mit Befehlssätzen, und der Lizenz, zu finden unter
GitHub. Der ist nämlich unter der OpenSource-Lizenz, aber die Designs der Kerne, die diesen Befehlssatz verwenden, müssen nicht unter OpenSource-Lizenz gestellzt werden und wenn da die Entwickler schlampen ...