News TSMC: Neue Details zu Chips in 6 nm, 5 nm und 3 nm

Shoryuken94 schrieb:
Die Leistungsaufnahme sinkt nur bei gleichbleibender Leistung. Da man aber auch mehr leistung möchte, setzt man bei kleineren Fertigungen auch auf mehr Recheneinheiten und höhere Taktraten. Die Gesamtleistungsaufnahme sinkt also nicht. Schon zu 40nm Zeiten waren 250 Watt für eine GPU normal. Genau wie heute. der Trend geht sogar zu noch höheren Leistungsaufnahmen. Man sieht heute ja sogar schon TDPs von 275 oder gar 300 Watt.

Zudem werden Chips mit kleiner Fertigung immer schwerer zu kühlen, da die Energiemenge pro Fläche deutlich steigt.

Schauen wir uns doch zwei beispiele an.

Die als Hitzkopf verschriene GTX480 hatte bei 250 Watt TDP eine Chipfläche von 526mm². Eine 5700XT bringt es auf 225 Watt bei gerade mal 251mm². Die Ansprüche an den Hühler steigen sogar, da man die Hitze von einer kleineren Fläche anführen muss. Der Kühler muss zwar nicht mehr Hitze abführen, aber er muss sie schneller vom Chip wegbekommen. Hier könnten Luftkühler in Zukunft immer mehr an Ihre Grenzen stoßen. Aber nicht umsonst sind Wasserkühlungen zur zeit sehr beliebt. Daher ist neben einer modernen fertigung auch eine effiziente Architektur wichtig.

Wenn sich die bisherige Geschichte auch zukünftig fortsetzt, dann bekämen wir tatsächlich ein Platzproblem wegen des Kühlbedarfs, insbesondere bei Notebooks oder gar SP?!
Deswegen müssen sich die Ingenieure wie MrNejo berechtigt andeutet, etwas einfallen lassen.

So wie bisher kann es eher nicht weitergehen, mutmaße ich.
 
Volker schrieb:
Mit der bekannten Technik will TSMC bei der 3-nm-Fertigung eine 70 Prozent gesteigerte Transistor-Dichte gegenüber der gerade in Serie angelaufenen 5-nm-Produktion ermöglichen.
Wie schon bei N5, das bezieht sich rein auf Logic, I/O und SRAM skalieren deutlich schlechter.
TSMC nannte für N5 +84% für Logic und 30~35% für I/O und SRAM.

Dai6oro schrieb:
Ist also N6 das Verfahren in dem Zen3 kommen wird?
Bisher ist von einer N6 HP Variante noch nichts bekannt. Auszuschließen ist es aber nicht, daß es eine solche Variante exklusiv für AMD geben könnte. AMD hat ja extra betont, daß der ursprünglich genannte 7nm+ Prozeß nicht N7+ bedeutet, sondern irgendein Prozeß aus der N7-Familie sein kann.
Es geht übrigens das Gerücht, daß AMD 20000 Wafer N5 enhanced für Q4.2020 gebucht hat, also kann man annehmen, daß Anfang 2021 ein entsprechendes Produkt verfügbar wird. Ich würde allerdings auf eine GPU tippen.
 
smalM schrieb:
Es geht übrigens das Gerücht, daß AMD 20000 Wafer N5 enhanced für Q4.2020 gebucht hat, also kann man annehmen, daß Anfang 2021 ein entsprechendes Produkt verfügbar wird. Ich würde allerdings auf eine GPU tippen.
Das wäre enorm früh. Aber vielleicht lohnt es sich ja für Datacenter.
 
jo89 schrieb:
Was passiert eigentlich wenn man bei 1nm angekommen ist?
1nm ist stand heute nicht Mal mit EUV stabil möglich. Da muss es also andere Maßnahmen geben, auch wenn Forscher wohl schon Ansätze haben..ggf mit Graphen oder 3D stacking
 
Es ist in strategisch relevanten Branchen durchaus üblich seitens der Regierung Forderungen in der Art zu stellen "25% des regionalen Bedarfs müssen regional gedeckt werden". So gab es in Westdeutschland bis in die 1980er ein Gesetz demzufolge 25% der Energie durch einheimische Kohleförderung gedeckt werden müssen.

Dabei geht es ja nicht nur um kurzfristige Versorgungssicherheit sondern auch langfristige Know-How-Sicherung.

Auf deutscher Ebene wäre sowas heute natürlich kompletter Quatsch. Aber daß man sowas auf europäischer Ebene fordert halte ich für absolut vernünftig, Stichwort Mangelnde Ausrüstung während Corona-Pandemie, Lieferausfälle bei Festplatten wegen Überschwemmung uswusf. Es geht ja nicht um 100% Eigenversorgung aber zumindestens eine Grundversorgung innerhalb Europas zu 10 bis 33% in strategischen Bereichen.

Beim Militär klappt das doch auch, oder ist der Bundeswehr schonmal die Übungsmunition ausgegangen weil in China gerade hoher Eigenbedarf bei der Bekämpfung von Aufständischen herrscht?
 
Tobey92 schrieb:
Graphen eignet sich leider eher schlecht für Transistoren. Da sind andere 2D Materialien aus der TMDC Gruppe (Übergangsmetalldichalcogenide) deutlich besser geeignet. Erste Transistoren wurden daraus auch schon gebaut.

Jaein
Da spielt dann noch der goldene Winkel beim Graphen mit hinein (Hat ja defakto die Physik erschüttert).
Das Problem wird wohl eher die Herstellung.
 
Die Frage "was ist Zen3+" war eigentlich an @pipip gestellt :)
 
Colindo schrieb:
Das wäre enorm früh. Aber vielleicht lohnt es sich ja für Datacenter.
Gut, ich ändere meinen Tipp auf GPGPU :)

Colindo schrieb:
Die Grenze liegt weiterhin bei Strukturgrößen von 3 nm. Nur gibt es bei der Herstellung in der 3-nm-Node eben keine Strukturen, die tatsächlich so klein sind. Es sind Packdichten "effektiv" wie in 3 nm (wobei nichtmal das), mehr nicht.
Wenn Du den indifferenten Begriff Struktur verwendest, dann nein, da kommt man schon jetzt weit drunter.
Bei den üblicherweise genannten Abmessungen im Transistor hast Du selbstverständlich recht.

Bunny_Joe schrieb:
Und es ist interessant zu erwähnen, dass bei High-NA das Reticle-Limit auf 429 mm² (16.5 x 26 mm) halbiert wird
Pi mal Daumen dürften da in N3 HP 50 Mrd. Transistoren drauf passen – ein Luxusproblem... Ich behaupte jetzt einfach mal ganz frech, daß wir aus ökonomischen Gründen im Consumer- und Prosumerbereich keine auch nur annähernd so großen Dies sehen werden.

Crass Spektakel schrieb:
Beim Militär klappt das doch auch, oder ist der Bundeswehr schonmal die Übungsmunition ausgegangen weil in China gerade hoher Eigenbedarf bei der Bekämpfung von Aufständischen herrscht?
Bundeswehr, klappt? Zwei Worte, die in einem Satz nicht zusammenpassen. Der Laden wurde in den letzten Jahren völlig gegen die Wand gefahren.
 
bad_sign schrieb:
Was ist den ein Zen 3+?
Dai6oro schrieb:
Den gibt es nicht.
Ja fiktiv fehlt. Ein fiktiver Zen3+.
Wie schon mal wo anders geschrieben. Lisa Su meinte, man habe auch über ein Zen2+ nachgedacht und lassen sich solche Überlegungen offen.
Zwischen Zen3 und Zen4 ist auch Plattform bedingt ein größerer Abstand, sodass ich persönlich ein Zen3+ nicht ausschließe.

AMD spricht auch absichtlich in den neuen Folien nur mehr von 7nm Advanced und nicht von 7nm+ und erwähnt Zen+ gar nicht mehr in seiner Folie.
 
Tobey92 schrieb:
Graphen eignet sich leider eher schlecht für Transistoren. Da sind andere 2D Materialien aus der TMDC Gruppe (Übergangsmetalldichalcogenide) deutlich besser geeignet. Erste Transistoren wurden daraus auch schon gebaut.

Wobei IBM aktuell dran ist die Transistoren aus Nanowires zu bauen und somit ein all-around Gate zu haben, was die Abschirmung und Steuerung etwas leichter macht.

Und Quantencomputer bringen ja nur bei speziellen Problemen was ;)
Sehe ich auch so.
Dann bleibt hat wohl nur noch Graphen übrig.Wobei die werden garantiert so aufwendig am ende sein,das alles was das hat,sauteuer wird.Das wird wohl keiner mehr von uns dazahlen können.Sei es CPU oder GPU.

Dann gibt es noch die hochstapel Technik,wobei da ja das Problem ist,das sowas kaum noch zu kühlen sei,weil sich dann der Chip sei es GPU oder CPU sich dann mehr Aufheizen.

Dann gibt es noch die es wird die CPU oder auch GPU immer breiter Technik,wobei dann da die Produkte dann daruch immer teuer werden weil auch die Produktion immer Teurer wird.

Es gibt also kaum gute alternativen.Es sei denn sie finden ein neues Material das besser leiten kann.

Was würde denn eigentlich passieren wenn man die CPU und auch GPU usw auf homegene also Organische Materialen umschwenken würde.Oder vielleicht auch Elementarisch,das dürfte doch auch besser leiten oder etwa nicht?
 
Zurück
Oben