News AMD Carrizo soll Stacked DRAM mit sich bringen

[Krethi & Plethi]

wärme ist bei DRAM kein problem, bei arbeitsspeicher dienen die "kühler" nur der optik und zum schutz!

 

[pipip]

Außerdem, glaube ich doch, dass die Schichten zwischen den Gatter doch wärmeabführend sind. Irgendsoetwas hatte ich mal gelesen. Vermute ähnliches wird auch bei dieser Technik genützt.

Kenneth Coldy
Eigentlich war das tatsächlich eine rein rhetorische Frage, denn dank der WiiU /Wii-Modus, weiß ich, dass man die APU so spezifizieren muss, dass sie ja nicht schneller wird (was ja durch eine Integration durchaus der Fall sein kann).
Bei der XBOX 360 kommt ja auch noch der Fall dazu, dass da ein Fronteside-Bus genützt wurde und der eDRAm durch den limitiert ist.

 

[HOT]

Wenn bei den 60h-Modulen endlich die HD-Libs zum Einsatz kommen, kann Carrizo durchaus kleiner ausfallen als Kaveri. Das bisschen SoC-Zeug, was da noch zusätzlich implementiert werden muss, ist kaum relevant für die Die-Größe.

 

[Krethi & Plethi]

die FPU wird aber auch auf 2x256bit erweitert.

 

[pipip]

Krethi & Plethi
Schon vergessen ?

Und das war damals nur ein Beispiel, eventuell konnte man bei der computeruntersützten entworfene FPU sogar noch etwas mehr Platz eingespart.

HOT
Es stellt sich überhaupt die Frage, was auf dem Kaveri Die in Wirklichkeit schon alles implementiert ist.
Auch kann ich mir vorstellen, dass Steamroller Module eventuell wie Kabini einen gemeinsamen L2 Cache haben könnte, der gleichzeitig der stacked DRAM ist. (also nur ein Beispiel)-

 

[Krethi & Plethi]

an eine kleinere Die glaub ich halt trotzdem nicht.
aber vielleicht kommt carrizo ja doch schon in 20nm, Hieronfalcon kommt ja laut AMD ziemlich zur selben zeit in 20nm.

 

[pipip]

Krethi & Plethi
Schwer zu sagen. Weil wirklich viel macht doch der Uncore aus, und weil wir von einer HSA APU sprechen, wissen wir ja nicht, was AMD beim Uncore alles so verändert. Vllt können paar Funktionseinheiten gleich die Aufgabe für CPU und GPU übernehmen ect (die davor noch doppelt, für CPU und für GPU vorhanden waren). Es ist eben unklar was sich da verändert, aber ja ich würde auch nicht davon ausgehen, dass die Die Size kleiner ausfällt (am Ende ist es sowieso egal)

 

[Dystop1an]

Was auch noch ein Grund sein könnte warum das DIE kleiner sein könnte:
Wegen dem Stacked DRAM der direkt am DIE anliegt könnte der Datenbus kürzer/kleiner Ausfallen, und evtl. der Integrierte Speichercontroller kleiner/weniger komplex wird.

Anderes Szenario was ja schon gennant wurde, je nach Geschwindigkeit könnte es ja auch sein das der Stacked DRAM auch den L2 Cache ersetzt. Da muss Geschwindigkeit und Latenz aber schon sehr gut sein damit man sich da nicht direkt den nächsten Flaschenhals ans Bein bindet.

Aber sind ja eh erstmal alles Gerüchte, und auch wenn 20nm durchaus im bereich des möglichen liegt in dem Zeitraum, sehe ich das nach den letzten Jahren eher Pessimistisch. Davon ab gab es ja mal von AMD die aussage da eh nicht mehr immer zu versuchen den neusten Prozess zu fahren, schon aus Kostengründen.

 

[modena.ch]

Der 20Nm Prozess soll ja vorallem für SOC's interessant sein.
Daher könnte er schon einiges bringen. Wobei vielleicht auch eher für die winzigen ARM
SOC gedacht, das würd dann für AMD wiederum kaum was bringen.

Aber eigentlich soll es ja als recht sicher gelten, dass Carrizo in 28NM kommt.
20NM würde bedeuten, dass man im Herbst auf die 20NM Risikoproduktion setzt, dass
es mit Sommer 2015 für Carrizo reicht. Und ich glaube kaum, dass AMD das Risiko der schlechten Yields und hohen Kosten eingehen mag.

Aber HD Library sollte auch für Carrizo kommen, also ist eine reduzierte Fläche durchaus denkbar,
auch mit 28NM.

 

[HOT]

die FPU wird aber auch auf 2x256bit erweitert.

Warum sollte die FPU 512Bit breit sein? Excavator kann nur AVX2, nicht AVX3. Das lässt sich auch problemlos auf der jetzigen BD-FPU umsetzen.
Zudem müsste man derart weitreichende Änderungen machen bei einer 512Bit FPU, dass sich das wohl kaum lohnen würde...
Excavator hat ganz normal zwei 128Bit FMACs, die jetzt auch AVX2 können. Das hat AMD schon mal so gemacht. Der K8 hatte durchgängig eine 80Bit FPU und war voll SSE2-fähig, erst der K10 erweiterte diese dann auf 128Bit.

20nm Bulk kommt sehr sicher bei AMD nur für ULV-SoCs mit ARM und Puma-Kernen aber weder bei GPUs noch bei größeren CPUs.
Auch CustomSoCs für das neue Nintendo Handheld beispielsweise dürften in 20nm gefertigt werden.

 

[pipip]

Was auch sehr denkbar ist, man könnte ebenso bei der IGP selbst (GCN Architektur) etwas verändert haben oder die Packdichte noch mal verbessert haben.

 

[Substanzlos]

kleinere Die ist nicht möglich, Carrizo wird ein SoC, das geht sich bei 28nm nicht aus.
die FPU wird ja auch von 256bit auf 512bit verbreitert.

wenn die Die kleiner wird, dann müßte Carrizo schon in 20nm kommen!

Nicht unbedingt, ich kann mich an Folien von AMD erinner, in welchen etwas von 1/3 Platzeinsparung durch effizienteres Design zu lesen war. Könnte bei den Excavatorkernen zum Einsatz kommen.

 

[Kenneth Coldy]

Die CPU-Kerne dürften bekanntlich aber nur noch einen sehr kleinen Teil der Gesamtfläche ausmachen. Viel Platz geht traditionell für L1-L3 drauf und bei APUs insbesondere für CU. CU wiederum sind traditionell schon dicht gepackt. Dazu kommt noch das man die Bauteile nicht beliebig eng zusammen packen kann weil sonst die punktweise mehr Wärmeenergie abgegeben wird als vom Material (noch weit unterhalb des Kühlkörpers, in Die-Maßstäben) wegtransportiert werden kann.

Also Wunder würde ich da nicht erwarten. Eher Gewinne in der Größenordnung des resonant clock mesh das ja auch mit viel Tamtam präsentiert wurde und bei einigen Fanboys hektische Bewegungen im Lendenbereich auslöste auf dem der Laptop beim schreiben ekstatischer Forenposts balancierte :-)

 

[Krethi & Plethi]

die ca. 30% verkleinerung bezogen sich aber auch NUR auf die FPU und nicht auf die gesamte Die!
wir wissen ja nichtmal wo AMD Hieronfalcon in 20nm fertigen lassen wird.

wenn das mit den GPUs bei GF etwas wird, dann kann AMD das WSA damit erfüllen und die CPUs/GPUs überall ohne "strafzahlungen" sn GF fertigen lassen.
seit der letzten offiziellen ankündigung zu carrizi hat sich bei den fertigern einiges getan, es wird einfach zeit, daß AMD neue Infos/Roadmaps liefert!

Ergänzung (15. Juli 2014)

die FPU hat 2x128bit, weil man bulldozer mit SSE5 geplant hat.
ich glaube auch nicht, daß man die µArch nach excavator aufgibt und etwas komplett neues kommt, das ganze riecht einfach sehr nach marketingunsinn.
bulldozer ist nicht schlecht, es macht keinen sinn die µArch zu "entsorgen"!
gerade CMT ist ein großer vorteil, das aufgeben wäre mehr als dumm!

 

[Herdware]

bulldozer ist nicht schlecht, es macht keinen sinn die µArch zu "entsorgen"!
gerade CMT ist ein großer vorteil, das aufgeben wäre mehr als dumm!

Auf eine neue Architektur umzusteigen, heißt ja nicht, alles von der alten in die Tonne zu kloppen.

Intel hat in die CPUs ab Core2 auch nach und nach wieder diverse Features aus den Netburst-Pentiums einfließen lassen (z.B. bei der Sprungvorhersage, Hyperthreading usw.). Wenn AMD in den nächsten Jahren eine neue Architektur für große x86-CPUs/APUs bringt, wird das sicher ähnlich laufen. Das, was an Bulldozer gut funktioniert hat, wird man übernehmen und weiterführen. Ob CMT dazu gehört, werden wir sehen.

 

[Krethi & Plethi]

Auf eine neue Architektur umzusteigen, heißt ja nicht, alles von der alten in die Tonne zu kloppen.

wird aber in foren permanent behauptet!

auch wenn etwas neues kommt, da kann man genauso CMT nutzen, ich gehe sogar davon aus, daß intel in zukunft irgendwann auf CMT setzen wird, es hat einfach vorteile.

 

[JoeCool]

Hallo Micha,

vielen Dank für diese Meldung!
Also wenn AMD das so verwirklicht und den Flaschenhals aufweitet
wird das einen ordentlichen Performancegewinn bringen!
Ich bin schon auf die ersten Tests von Carrizo gespannt.

Gruß, JoeCool

 

[Tappy]

künftig wird es nur noch APUs geben, intel geht ja auch diesen weg.

AMD ist ja richtig trendy dann
Immer neue Technologien bringen, Intel wirds natürlich mit mehr Geld nachmachen...