News AMD Ryzen 3000: Zen 2 mit 16 Kernen für Sockel AM4 als „ES“ im Umlauf

[Ned Flanders]

vermutlich ebenso wie die unbekannte konfigurierte TDP sowie das unbekannte Kühlungssystem?

Das Ding hat einen fest eingestellten Takt von 3.4GHz während des Benches gehabt.

 

[Hayda Ministral]

Ok. cTDP also raus? Was ist mit Drosselung aufgrund Kühlsystem?

 

[Iceberg87]

Bezüglich der RAM-Konfiguration: Die meisten Reviews werden innerhalb der Spezifikation testen, was ich auch für richtig halte, aber zumindest bzgl. der Spezifikationen gibt es ja Hoffnung auf höheren Takt und auch, meines Wissens, auf eine Entkopplung von IF and RAM duch den I/O-Chip. Oder hatte ich da etwas falsch verstanden?

Das ist korrekt. Die IF soll wohl vom RAM entkoppelt werden können. Jedoch nur im Verhältnis 1:2. Das bedeutet also, daß man theoretisch bis zu DDR4-5000 hochgehen kann. Die IF würde dann bei 1250 MHz laufen. 1250 MHz * 2(doppelter RAM-Takt zur IF) * 2(double data RAM) = 5000MHz.

Das würde es ermöglichen, den Speichertakt weiter anheben zu können als derzeit. Inwieweit das in der Praxis sinnvoll ist werden wir aber wohl erst nach dem Launch von Matisse erfahren .

 

[Taxxor]

Was ist mit Drosselung aufgrund Kühlsystem?

Bei einer 7nm CPU mit festen 3,4GHz? da dürfte selbst der Intel Boxed Lüfter nichts drosseln.

 

[Hayda Ministral]

Bei einem 7nm ES das mit Spannungen läuft die Stabilität garantieren sollen?

 

[Taxxor]

Die Stabilität wird in erster Linie durch den niedrigen Takt garantiert.
7nm werden wohl geringere Spannungen benötigen, also wären selbst die 1,25V die aktuelle Ryzens mit so einem Takt haben schon sehr hoch, und die würden auch nicht viel zu kühlen haben.

 

[p4z1f1st]

Ich hoffe ja, dass AMD auch nochmal große Schritte beim PB 3.0 und XFR 3.0 macht - ich würde es auch als altgedienter "PC-Enthusiast" und über 20 Jahren manuellem OC langsam aber sicher begrüßen, wenn ich das alles der Hardware überlassen und mir der Zuverlässigkeit sicher sein könnte, dass meiner Kühlleistung entsprechend sehr nah ans Maximum herangetaktet wird.
Auf die letzten 5% verzichte ich gerne, solang ich nicht wild im BIOS rumspringen muss...

 

[modena.ch]

@DenMCX

Das ist bereits bei PB 2.0 und XFR 2.0 der Fall.
Der 2700X geht bei Boost auf wenigen Kernen auf 4350 Mhz, Allcore mit PBO auf 4170 Mhz
Du kriegst ihn mit OC Allcore auf 4200 Mhz, sprich bist bei Singlecore Last langsamer und
bei Multicore Last um ein paar Mhz schneller, was schon massiver Spannung bedarf.

Sprich absolut sinnfrei das OC bei nem 2xxxX Ryzen, kann man sich total schenken.

@Caramelito
Der Speichertakt den Zen 2 bringen kann, hängt vor allem am Speichercontr. in der
CPU. Und die X470er Bretter haben gegenüber X370 eh schon ein optimiertes Routing zu den Speicherbänken.
Also wenn der Speichertakt mit Zen2 auf X570 höher als bisher geht, geht er sehr wahrscheinlich auch
mit Zen2 auf X470 höher als Zen+ auf X470.

 

[MK one]

https://www.userbenchmark.com/UserRun/16910589
Der 12 C wurde zur Abwechslung mal mit 2 * 8 GB 3200 er Modulen bestückt , die Speicherperformance ist schon recht ordentlich für nicht optimierte Rams
Takten tut er fix auf 3,4 Ghz , die Latenz ist mit 80 ns recht hoch , jedoch wird der CPU Takt höher sein , gehe stark davon aus das wir beim 12 C Basistakt ne 4 vorne sehen werden
Das ES ist dasselbe wie aus Februar , denke mal das sie beim B0 Die da auch noch nachgebessert haben bei den Latenzen

 

[Caramelito]

PCIe 4.0

https://www.computerbase.de/forum/t...-7-x470-erhaelt-option-fuer-pcie-4-0.1872856/

Was nun?
Teurer wegen dem geilen Chipsatz-Lüfter?

Werd vllt. tzd. wechseln, da ich mein Board und CPU wohl weiterschenke ^^

 

[aldaric]

Was nun?
Teurer wegen dem geilen Chipsatz-Lüfter?

Naja es ist ein Unterschied ob nur die GPU Lanes 4.0 direkt bekommen von der CPU, oder alle Lanes auf dem Board 4.0 sind.

 

[Müritzer]

Es ist eine neuer Eintrag in SiSoftware erschienen, aber da kommt mir einiges seltsam vor.

AMD 100-000000031-02 (12T 3.3GHz, 6x 512kB L2, 4x 8MB L3)

https://ranker.sisoftware.co.uk/sho...d4ecdfe6deedd5f381bc8caacfaa97a781f2cff7&l=en

Vergleicht man die Werte des ES mit diesem 2600er, kommt mir das alles irgendwie zu hoch vor. Bei 3,3 GHZ einen 2600er mit 4,03 GHz so zu übertrumpfen, sieht sehr nach Fake aus. Aber irren ist ja menschlich, vielleicht liege ich auch falsch. Dann wird es lustig und der neue 6 Kerner kommt zu mir nach Haus.

https://ranker.sisoftware.co.uk/sho...d4ecdfe6deeadafc8eb383a5c0a598a88efdc0f8&l=en

 

[MK one]

hmm , jeder CCX sollte 16 MB enthalten = 32 MB für ein Chiplet oder 64MB für einen 12 C , 4 x 8 passt da nicht so richtig rein ... , klar ist , es sind 6 Kerne mit HT /SMT ( 6 x 512 KB L2 )

 

[ZeroStrat]

Ein Chiplet soll 32MB L3 bekommen, passt also.

 

[MK one]

Ein Chiplet soll 32MB L3 bekommen, passt also.

nicht wirklich , es sollten da 2 mal 16 MB stehen für 2 CCX , denn jedes Chiplet hat 2 CCX mit je 16 MB L3

beim Rome sind es 16 mal 16 MB L3 für 8 Chiplets a 8 Kerne ..

 

[ZeroStrat]

Man weiß es nicht. Es könnte auch eine Quadrupel-Aufteilung durch eine kreuzförmiges Mesh sein.

 

[Baal Netbeck]

nicht wirklich , es sollten da 2 mal 16 MB stehen für 2 CCX , denn jedes Chiplet hat 2 CCX mit je 16 MB L3

beim Rome sind es 16 mal 16 MB L3 für 8 Chiplets a 8 Kerne ..

Das dachte ich auch, dann ist auch der Bericht falsch, der sagt es wären nun doppelt so viele Kerne je CCX...

Oder nur Rome erhält den doppelten L3 Cache....dann hätte Matisse wie zen und zen+ nur 8MB pro CCX.

Das wäre ein herber Rückschlag für die Spiele IPC.

 

[MK one]

hier mal der Benchmark der im Adored TV Video erwähnt wurde , die 4278 CB im R15
https://wccftech.com/amd-zen-2-5ghz-12-core-4-3ghz-16-core-cpus-leaked-benchmarked/

Wäre der Hammer , der 7960x kostet nur lächerliche 1688 Euro ... , mal abgesehen von den 500 - 600 Watt bei 4,8 GHz
https://www.mindfactory.de/product_info.php/Intel-Core-i9-7960X-16x-2-80GHz-So-2066-WOF_1174955.html

@Baal Netbeck
ich glaube nicht an ein spezielles Ryzen Chiplet , ich weiß nicht was mit dem L3 passiert wenn Kerne über das Bios abgeschaltet werden , bleibt der L3 trotzdem genau so groß ? oder wird ein Teil ebenfalls abgeschaltet ?

 

[Baal Netbeck]

ich glaube nicht an ein spezielles Ryzen Chiplet , ich weiß nicht was mit dem L3 passiert wenn Kerne über das Bios abgeschaltet werden , bleibt der L3 trotzdem genau so groß ? oder wird ein Teil ebenfalls abgeschaltet ?

Bei Ryzen gab es ja den 1200er...der hatte 4 statt 8MB Cache pro CCX und der 6 Kerner hat den gleichen L3 Cache wie der 8 Kerner....auch wenn ich die Kerne auf 3+3 oder 2+2 senke...sogar auf 1+1 bleibt der Cache.
Aber wenn ich 4+0 nehme kann logischerweise nur noch auf die Hälfte zugegriffen werden.

Es scheint also möglich Kerne zu deaktivieren ohne Cache zu verlieren und cache zu halbieren.

Denke da hat AMD freie Hand...ist halt die Frage, ob es viele Chiplets gibt, die in dem nun doppelt so großen L3 Cache Bereich Fehler aufweisen und wo es sich lohnen würde alle oder einen Teil der Matisse Chips mit halben L3 zu verkaufen.

Das es kleinere Versionen gibt, die den halben Cache habe kann ich mir auch gut vorstellen...wenn aber alle weniger Cache haben sollten...eventuell als weitere Abgrenzung zum kommenden TR, dann wäre das echt fies.

 

[eyedexe]

Der 6-Kerner ist soeben in Geekbench aufgetaucht. 😉

http://browser.geekbench.com/v4/cpu/13241660