Swisha
Ensign
- Registriert
- Sep. 2019
- Beiträge
- 196
Laut Anleitung:
Bis zu einem Takt von DDR4-3600 arbeiten die internen Teiler mit 1:1:1
(MEMCLK = UCLK = FCLK). Darüber hinaus verweilt das IF bei 1.800 MHz und das UCLK wird gegenüber dem
MEMCLK halbiert, was eine „Straflatenz“ nach sich zieht.
Also hätte ich die 1.800 stehen lassen müssen und den UCLK Wert ändern müssen.
Bis zu einem Takt von DDR4-3600 arbeiten die internen Teiler mit 1:1:1
(MEMCLK = UCLK = FCLK). Darüber hinaus verweilt das IF bei 1.800 MHz und das UCLK wird gegenüber dem
MEMCLK halbiert, was eine „Straflatenz“ nach sich zieht.
Also hätte ich die 1.800 stehen lassen müssen und den UCLK Wert ändern müssen.